解决Vitis报错（1）[Common 17-69] Command failed: ERROR的方法

问题：[Common 17-69] Command failed: ERROR: [Common 17-69] Command failed: The current design is not implemented.

只是简单的配置了zynq并添加了spi接口，bd验证以及bitstream生成都没有问题，包含bitstream导出hardware时出现如图报错 

解决办法：重新打开工程。

看了Xilinx论坛的帖子，也有包含ila时或者其他情况会出现该报错的，有其他解决办法，但重新打开工程最直接有效。