探索BIOS/UEFI硬件储备知识：了解内存模组结构

Channel

         主板上，内存插槽设计分为2SPC（2 Slot per Channel）和1SPC（1 Slot per Channel）。图示是一个2SPC，即一个通道两个插槽，也就是可以插两个DIMM。

Rank

        内存条通过内存通道连接到内存控制器，一组可以被一个内存通道同时访问的芯片称为一个Rank。一个rank中的Chip芯片共用内存通道提供的地址线、控制线和数据线。

        从组成上看，多个Chip组成一个Rank。单Rank配置的宽度为 64 位，双Rank内存模组的宽度是单Rank模组的两倍，为128 位。由于内存通道只有 64 位宽，内存控制器一次只能寻址一个Rank，访问不同的Rank会产生延迟。但是，多Rank内存可以有更多的打开行，增加了命中率，减少刷新。所以多Rank模组的整体影响因程序而异。一般来说，双Rank比单Rank PC快5-10%（而非两倍）。

Chip

         一个Chip（在MRC中叫Device）由多个Bank组成。由于SDRAM的工作原理限制，单一的Bank将会造成非常严重的寻址冲突，大幅降低内存效率。所以在SDRAM内部分割成多个Bank。

Bank

        Bank（L－Bank，区别于P－Bank）是类似于表格的存储阵列。每个 Bank 划分为多个 row，在每个 row 中，以颗粒位宽为单位划分为多个 column。读取数据时，Row Decoder先将一个row读到Row Buffer中，然后由Column Decoder读数据cell。一个<row,column>就是一个存储单元，存储单元位于行列选择线的交叉处，其存储大小是Chip的位宽，也是Bank的位宽（位宽即每个传输周期芯片能提供的数据量）。

        为了更好利用空间，现在的存储阵列多为矩形。原因是每条位线都依赖着大量支持它的元器件。首先，每列都有自己专属的感应放大器，用于锁存一个值。每多一列还会增加其他元器件的数量，用于多路器，分路器，以及为了控制位线预充电而增设的元器件。而每行只需要极少的元器件用于解码。

Cell

        Cell是DRAM中能够存储单个二进制数（0或1）的最基本的单元，电容被充电存储为1，放电为0。在DRAM芯片的内部，存储Cell是被布置成二维的阵列，由字线（word line）和位线（bit line）连通。

关于P-Bank 

        要使CPU能正常工作，内存总线的数据位宽要等于CPU数据总线的位宽。P-Bank就是一组内存芯片的集合，其位宽要等于CPU数据位宽。假如CPU位宽为32位，一个内存芯片位宽32位，1个芯片就是P-Bank；一个内存芯片位宽16位，2个芯片就是P-Bank；一个内存芯片位宽8位，4个芯片就是P-Bank。

【不知是哪位作者写的了，感觉很好，用来总结：】

 【本篇多数图片资源来自网络，感谢网友的分享，在我学习道路上给予了帮助……】