电子硬件工程师面试精选必备笔试题（一）详解

一、同步电路和异步电路的概念与区别？

同步电路：利用时钟脉冲使其子系统同步运作，时钟之间有固定的因果关系，同步的含义不只局限于同一个CLOCK，而是容许有多个CLOCK，这些CLOCK的周期有倍数关系并且相互之间的相位关系是固定的就可以，比如，10ns,5ns,2.5ns三个CLOCK的电路是同步电路。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。

异步电路：指CLOCK之间没有倍数关系或者相互之间的相位关系不是固定的，各时钟之间没有固定的因果关系，比如5ns、3ns.两个CLOCK是异步的。异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间。电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件。

两者之间的区别：

同步逻辑是时钟之间有固定的因果关系，异步逻辑是各时钟之间没有固定的因果关系。

同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。

异步电路具有下列优点–无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性，整个设计中只有一个全局时钟成为同步逻辑。只有时钟脉冲同时到达各记忆元件的时钟端，才能发生预期改变。

多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起同步逻辑是时钟之间有固定的因果关系。 异步逻辑是各时钟之间没有固定的因果关系。

二、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用
oc
门来实现，由于不用
oc
门可能使灌电流过 大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

三、什么是 Setup 和 Hold up 时间？

建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不变的时间。保 持时间是指时钟跳变边沿后数据信号需要保持不变的时间（Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求）

四、什么是竞争与冒险现象？怎样判断？如何消除？

在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致

叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。