代码收藏家 第四章：存储器概念及设计练习题解析
1. 磁盘存储器多用作( )。
A. 辅存
2. 在下列存储器中，( )属于磁表面存储器。
D. 磁盘
3. 主存普遍采用( )构成
A. 半导体存储器
4. 动态 RAM 的特点是( )。
D. 每隔一定时间，需根据原存内容刷新一次。
5. 地址总线 A0 ~ A15，用 4K×4 的存储芯片组成 16KB 的存储器，则加至各存储芯片上的地址线是( )。
C. A0 ~ A11
6. 地址总线 A0 ~ A15，用 4K×4 的存储芯片组成 16KB 的存储器，则应由( )译码产生片选信号。
C. A12 ~ A15
7. 表示主存容量，通常以( )为单位。
B. 字节数
8. 在下列存储器中，允许随机访问的存储器是( )。
D. 半导体存储器
9. 在下列存储器中，( )存取时间长短与信息所在的位置有关。
D. 磁带
10. 磁表面存储器所记录的信息( )。
D. 能长期保存
11. 静态 RAM 的特点是( )。
B. 在不掉电的情况下，信息能长期保持不变。
12. 在下列存储器中，速度最快的是( )。
B. 半导体存储器
13. CPU 可直接变成访问的存储器是( )。
C. 主存储器
14. 在下面的结论中，( )正确。
C. 主存可以和外围设备一样，通过系统总线被访问。
15. 奇校验的编码原则是( )。
B. 让编成的校验码为 1 的个数为奇数
16. 顺序存取存储器只适合于作( )。
B. 辅存
17. 若 CPU 的地址线为 16 根，则能够直接访问的存储区最大寻址空间为( )。
B. 64K
18. 主存储器常采用( )。
A. 随机存取方式
19. 存储器按字节编址，地址总线 A15 ~ A0，一片 8KB 的存储芯片可分配的地址范围是( )
D. 1000-2FFFH
20. 某半导体存储器按字节编址，地址总线 16 位，ROM 区地址范围 0000-07FFH，RAM 区地址范围 0800-17FFH，则该存储器的存储容量为( )
C. 6KB
21. 主观题 (4分)
设某机主存 1MB，由 1024行 × 1024列 的芯片构成，假设该芯片最大刷新周期为 64ms，问在64ms 内至少安排多少个刷新周期？
1024 个刷新周期
22. 主观题 (6分)
某计算机字长 32 位，主存储器容量为 256 MB，问：
（1）若按字节编址，其编址范围是多大？
（2）若按半字编址，其编址范围是多大？
（3）若按字编址，其编址范围是多大？
（1）0～FFFFFFFH
（2）0～7FFFFFFH
（3）0～3FFFFFFH
数清楚位数啊！
23. 主观题 (30分)
某半导体存储器容量为 14KB，其中 0000-1FFFH 为 ROM 区，2000-37FFH 为 RAM 区，地址总线 16 位，数据总线 8 位，可选用的存储芯片有 EPROM（4KB/片）和 RAM（2K×4/片）。
（1）计算所需各类芯片的数量；
（2）说明加到各芯片的地址范围和地址线；
（3）写出各片选信号的逻辑式。
（4）采用3/8译码器和全译码法画出逻辑设计图。
注意是或门，否则分辨不出选择的是哪一组。
难点：
- EPROM 和 RAM 使用的片选地址线不同
- 怎样安排参与片选的地址线与引脚的连接
- 两者与控制总线、数据总线的连接方式不同
- 不知道能不能自己另加或门
- 3-8 译码器引脚实际对应的位置
24. 主观题 (20分)
设 CPU 有 16 根地址线，8 根数据线，用 /MREQ 作为访存控制信号（低电平有效），用 /WR 作为读写控制信号（高电平读，低电平写）。现有下列芯片：
1K×4 的 RAM，2K×4 的 RAM，4K×4 的 RAM，2K×8 的 ROM，4K×8 的ROM，以及 74LS138译码器。其中存储芯片引脚 /WR (高电平读，低电平写)，片选引脚 /CS。
仅选用上述芯片（不增加其他门电路和芯片），要求地址空间分配 6000H-67FFH 为系统程序区（ROM芯片），6800H-77FFH 为用户程序区（RAM芯片）。
（1）需要选用哪几种存储芯片？各需要多少片？并写出各个存储芯片的地址范围。
（2）画出 CPU、74LS138 和存储芯片之间的连接图。
期末考试试卷（二）
五、计算与分析题
4. 用 512×4 位/片的存储芯片构成 2KB 存储器，地址线为 A15 ~ A0，请回答：
(1) 加至各芯片的地址线是哪几位？
A8 ~ A0
(2) 分别写出四个片选信号的逻辑式。
(3) 画出芯片级存储器逻辑图。
分析：
所需的芯片如下。
加到各芯片的地址范围和地址线。
由于每一组的容量均为 512，因此只会使用到 9 根地址线！
