实验四：使用模拟微程序实现指令

一、实验题目
实验四 模拟微程序实现指令

二、实验目的
模拟微程序实现机器语言指令

三、总体设计（含背景知识或基本原理与算法、或模块介绍、设计步骤等）
字发生器的一行输出数据可以作为一条微指令，一条机器语言指令由若干条微指令组成。用字发生器的输出取代实验二中的开关，模拟微指令自动执行实现一条机器语言指令。

四、详细设计（含主要的数据结构、程序流程图、关键代码等）
完整电路图：

五、实验结果与分析
字发生器每一个针对应的开关功能如下：
第1针对应74244_BLOCK(X2)的三态门
第2针 工作寄存器DR1对应的74244三态门
第3针 工作寄存器DR1的CLK端
第4针 工作寄存器DR2对应的74244三态门
第5针 工作寄存器DR2的CLK端
第6针 通用寄存器GR1的OC端
第7针 通用寄存器GR1的CLK端
第8针 通用寄存器 GR1对应的74244三态门
第9针 通用寄存器GR2的OC端
第10针 通用寄存器GR2的CLK端
第11针 通用寄存器 GR2对应的74244三态门
第17针：8位ALU的S0端；
第18针：8位ALU的S1端；
第19针：8位ALU的S2端；
第20针：8位ALU的S3端；
第21针：8位ALU的Cin端；
第22针：8位ALU的M端；
第23针：8位ALU对应的74244三态门；

由于接线原因，从右往左依次为1……32
数据存储：
0001 0000 1100000000000 100110 00100
0001 0000 1100000000000 100100 00000
0001 0000 1100000000000 100110 00100
0001 0000 1100000000000 100100 00000
0000 0101 0100000000000 100100 00000
0000 0101 0100000000000 110100 10000
0000 0101 0100000000000 100100 00000
0000 0101 0100000000000 100100 01011
计算部分：进行运算时只有下划线部分的数据有差异
（1）GR1+GR2→GR1
0000 0101 01 011001 00000 100100 01011
0000 0101 00 011001 00000 100100 01011
0000 0101 00 011001 00000 100110 01011
0000 0101 00 011001 00000 100100 01011
0000 0000 01 011001 00000 100100 01011
（2）GR1-GR2→GR2
0000 0101 01 000110 00000 100100 01011
0000 0101 00 000110 00000 100100 01011
0000 0101 00 000110 00000 110100 01011
0000 0101 00 000110 00000 100100 01011
0000 0000 01 000110 00000 100100 01011
（3）GR1∧GR2→GR1
0000 0101 01 101011 00000 100100 01011
0000 0101 00 101011 00000 100100 01011
0000 0101 00 101011 00000 100110 01011
0000 0101 00 101011 00000 100100 01011
0000 0000 01 101011 00000 100100 01011
（4）GR1∨GR2→GR2
0000 0101 01 101110 00000 100100 01011
0000 0101 00 101110 00000 100100 01011
0000 0101 00 101110 00000 110100 01011
0000 0101 00 101110 00000 100100 01011
0000 0000 01 101110 00000 100100 01011
（5）GR1⊕GR2→GR1
0000 0101 01 100110 00000 100100 01011
0000 0101 00 100110 00000 100100 01011
0000 0101 00 100110 00000 100110 01011
0000 0101 00 100110 00000 100100 01011
0000 0000 01 100110 00000 100100 01011
（6）_{GR1→GR2。（“}”表示逻辑非运算）
0000 0101 01 100000 00000 100100 01011
0000 0101 00 100000 00000 100100 01011
0000 0101 00 100000 00000 110100 01011
0000 0101 00 100000 00000 100100 01011
0000 0000 01 100000 00000 100100 01011
（7）~GR2→GR1。
0000 0101 01 100101 00000 100100 01011
0000 0101 00 100101 00000 100100 01011
0000 0101 00 100101 00000 100110 01011
0000 0101 00 100101 00000 100100 01011
0000 0000 01 100101 00000 100100 01011