数字电路实验六：设计可逆同步模4计数器的预实验报告

实验六：同步模4可逆计数器设计（综合设计性实验）

—–用D触发器74HC74和74HC86设计制作一个模4可逆计数器

预习要点：

要求：实现以4为模的递增计数以及递减计数功能，（当X=0时，减1计数；当X=1时，加1计数；循环计数末端有进位输出或借位输出），原始状态图见图3.3.1所示（图中上面1/10改为1/0,是X/Z）。

器件：D触发器74HC74（175）和74HC86和必要的与非门等。

预习要求：1.熟悉所用芯片的引脚排列和功能；

                  2.写出详细的设计步骤化简过程 ；  

                            a.原始状态表和状态图；

                            b.  激励函数及输出函数真值表；

                            c. 求出激励函数和输出函数的最简表达式等。

                  3.画出逻辑电路图。确定所用实验器件。（设计不同，所用芯片有不同，个数尽量少）

                  4.自拟各实验记录用的数据表格及逻辑电平记录表格。（注：逻辑电平用1,0表示，而不要用高低表示）

          思考：1设计同步时序电路与组合逻辑电路有何区别？

                       2.Mealy型和Moore型逻辑电路有何区别？

 （注：由于实验箱上芯片插放位置有限，本次实验仍用175代替74芯片。）

自己设计，不要偷懒，书上不一定全对，实验线路复杂千万仔细！）

预实验报告：

1，熟悉所用芯片的引脚排列和功能。

74HC74：

74HC74是双路D型上升沿触发器，带独立的数据D输入，时钟信号（ck），

CLR'：复位信号（低电平有效）

PR':置位信号（低电平有效）

Q=D'

74HC86：

74HC86芯片:二输入端四异或门

2.写出详细的设计步骤化简过程

a.原始状态表和状态图

 c.求出激励函数和输出函数最简表达式

 3.画出逻辑电路图

 思考：1.设计同步时序电路与组合逻辑电路有何区别？

            a.组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅取决于该时刻输入

            b.时序逻辑电路，该时刻输出除了取决于当时输入信号，还取决与电路原来状态

           2.Mealy型和Moore型逻辑电路有何区别？

           moore的输出只和当前状态有关。

           mearly的输出和当前状态和输入都有关。