代码收藏家技术教程 2023-01-07

《数字电子知识汇总》

文章目录

一、逻辑代数基础

卡诺图基本原则

（1）若两个最小项相邻，可合并为一项消去一对不同因子；
（2）若四个最小项相邻，可合并为一项消去两对不同因子；
（3）若八个最小项相邻，可合并为一项消去三对不同因子；
注意：最小项是乘积项，最大项是和的形式；卡诺图中如果只有三个项，则高一位，低两位；排列顺序是00 01 11 10，最小项的序号从左到右依次是 m0 m1 m3 m2

逻辑函数的表示方法有哪几种？它们之间如何转换？

逻辑函数的表达方式有四种，分别是逻辑函数式、逻辑真值表、逻辑图、卡诺图。

逻辑函数式转换为真值表，首先需要将输入逻辑变量的组成情况按顺序写出，再一一判断输出逻辑变量。

真值表转换为函数式，首先要把输出逻辑变量为1的情况标出，再看对应的输入逻辑变量——1对应原变量，0对应反变量，每一组组内变量相乘，组外相加。

其它方式转换为逻辑图，最好统一转换为函数式，再根据函数式的情况分类画图，最后统一起来。其它方式转换为卡诺图

二、逻辑门电路

试说明在vi1接高电平（3.4V）的情况下，用万用电表测量图2.1的vi2端得到的电压为多少？图中的与非门为74系列的TTL电路，万用电表使用5V量程，内阻为20kΩ/V。（1.4V）
由TTL反相器的电压传输特性可知，其阈值电压VTH是（ 1.4 ）V左右。
OC门（集电极开路门）：当输入有低电平时，可认为此时门的输出端为高阻状态。
TS门（三态门）：除了高低电平之外，还有第三个状态。
OC门主要用于线与：
下图所示电路Y输出为：
CMOS门电路在外部特性上与TTL门电路有哪些区别？

电源范围更宽，更低功耗，抗干扰能力更强，连接方便

三、组合逻辑电路

奇偶校验器
数据选择器
编码器：将不同的事物用二进制代码表示的电路。

（1）普通编码器：任何时刻只允许一个输入信号有效，否则输出将会发生混乱。
图为高电平有效的8线-3线普通编码器功能表

（2）优先编码器：在优先编码器中，对每一位输入都设置了优先权，因此允许两位以上的输入信号同时有效，但优先编码器只对优先级较高的输入进行编码，从而保证编码器工作的可靠性。
图为高电平有效的8线-3线优先编码器功能表，I7优先级最高，I0优先级最低
（3）74LS148
低电平有效的。

~S为选通输入端，当~S=1时，所有的输出端均被封锁在高电平；只有在~S=0时，编码器才能正常工作。

~Ys为选通输出端，当~S=0，~Ys=0时，表示电路工作，但无编码输入。

~Yex为拓展段，当且~S=0,~Yex=0时，表示电路工作，而且有编码输入。

表中~I7的优先权最高，~I0的优先级最低，注意编码也是取的反码

译码器：将二进制代码译成对应输出的高、低电平信号的电路，称为译码器。

74LS138

S1, ~S2, ~S3为片选输入端，控制多片连接，拓展功能。

当S1=1, ~S2+~S3=0时，译码器工作，否则译码器被禁止，所有的输出端被封锁在高电平。

输出取反码
3线-8线译码器辅以门电路后，更适用于实现3输入多输出的组合逻辑函数，因为它的每个输出都对应输入3位代码的最小项的非。

加法器

半加器：不考虑来自低位的进位将两个二进制相加。

全加器：考虑来自低位的进位

数值比较器

四、触发器

触发器是指能够记忆一位二值信号的基本逻辑单元电路，具有的特点：

（1）两个能自动保持稳定的状态，“1”态和“0”态；
（2）根据不同的输入信号，可以置成“1”态和“0”态；
（3）输入信号消失后，获得的新状态能自行保持下来。

触发器的分类

（1）从电路结构不同：直接型、同步型、主从型、边沿型。
（2）从逻辑功能不同：RS 触发器、JK触发器、T触发器、T’ （翻转型）触发器。
（3）从存储数据的原理不同：静态、动态。

基本触发器

基本RS触发器

~SD为置位段，低电平有效；

~RD为复位端，低电平有效；

~SD和~RD不能同时作用，约束条件~SD+~RD=1；

同步触发器

同步RS触发器

S为置位段，高电平有效；

R为复位端，高电平有效；

S和R不能同时作用，约束条件：SR=0；

CP=0，触发器的状态保持不变；CP=1，输入信号能随时多次改变触发器的状态。

主从触发器：一个主触发器，一个从触发器。

(1)主从RS触发器动作特点：
（2）主从JK触发器

主从JK触发器有可能发生一次翻转现象。

边沿触发器

边沿触发器动作特点

五、脉冲波形的产生与整形

获取矩形脉冲波形的途径

利用各种形式的多谐振荡器电路直接产生所需要的矩形脉冲；

通过各种整形电路把已有的周期性变化波形变换为符合要求的矩形脉冲

施密特触发器

性能特点
1 ）输出从低电平跳到高电平时对应的输入电平，与输出从高电平跳到低电平时对应的输入电平不同，电路有两个不同的阈值电压。
2 ）在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

利用这两个特点不仅能将边沿变化缓慢的信号波形整形为边沿陡峭的矩形波，而且可以将叠加在矩形脉冲高、低电平上的噪声有效地清除。

单稳态触发器

(1) 工作特点
1 ）它有 稳态 和* 暂稳态* 两个不同的工作状态：
2 ）在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，再自动返回稳态：
3 ）暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。
由于具备这些特点，单稳态触发器被广泛应用于脉冲整形、延时（产生滞后于触发脉冲的输出脉冲》以及定时《产生固定时间宽度的脉冲信号）等。
主要参数：暂稳态脉冲宽度tw（脉冲宽度tw是指从脉冲前沿到达__0.5___Vm起，到脉冲后沿到达__0.5___Vm为止的一段时间。）

多谐振荡器

（ 1 ）特点
多谐振荡器是一种自激振荡器，也称为== 无稳态触发器== 。* 在接通电源以后，不需外加触发信号，便能自动输出一定频率的矩形脉冲* 。由于矩形波中含有丰富的高次谐波分量，所以习惯上又把矩形波振荡器叫做多谐振荡器。
（ 2 ）主要参数
振荡周期 T 或振荡频率 f

三种电路特点比较

（1）三种电路中，只有多谐振荡器属于脉冲波形的 *产生电路 *，而施密特触发器和单稳态触发器都属于脉冲波形的 整形电路 ；
《 2 》三种电路中， *多谐振荡器没有稳态，施密特触发器有两个稳态，单稳态触发器只有一个稳态 *。

555定时器

(1) 由555定时器不可以组成____D______。
A.单稳态触发器
B.多谐振荡器
C.施密特触发器
D.JK触发器
(2)施密持触发器常用于对脉冲波形的______C_____。
A.定时
B.计数
C.整形
D.产生

六、时序逻辑电路

时序逻辑电路是指电路任意时刻的输出信号不仅取决于该时刻的输入信号，还与电路的原来状态有关，主要由（组合逻辑电路）和（存储电路）组成。
时序逻辑电路的分类：

（1）根据存储电路中触发器的动作特点分为：

同步时序逻辑电路：所有触发器的状态在同一时刻发生变化；

异步时序逻辑电路：触发器的状态不是在同一时刻发生变化。
（2）根据输出变量的特点分为：

米利型：Y=F（X，Q）；

穆尔型：Y=F（Q）.

描述时序逻辑电路逻辑关系的三大方程分别是 驱动方程、输出方程和状态方程。
同步时序逻辑电路的分析方法：

A. 分析方法的任务：
给定时序逻辑电路，找出其变化规律
B. 步骤：
1)．写出驱动方程
2)．写出输出方程
3)．求状态方程
4)．计算状态转换表
5)．画状态转换图
6)．画时序图
7)．说明其逻辑功能

时序逻辑电路的设计

（1）时序逻辑电路的设计的任务
要求设计者根据给出的具体逻辑问题，求出实现这一逻辑功能的逻辑电路。
（2）时序逻辑电路的设计的原则：所得到的设计电路结果应力求简单。
a. SSI 设计：电路最简的标准是所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。
b. MSI 设计电路最简的标准则是使用的集成电路数目最少，种类最少。而且互相间的连线也最少。
（3）同步时序逻辑电路的设计步骤

寄存器：寄存器是由触发器组成的用来暂存一组二进制数码的逻辑部件，它是构成计算机CPU中最基本的逻辑部件，主要功能：清除数码、接收数码、暂存数码、输出数码、移位功能。
寄存器的工作模式：

（1）两拍接收工作模式：发清零脉冲、准备数据、发接收脉冲。
（2）单拍接收工作模式：准备数据、发接收脉冲。
（3）多位数码接收工作模式：并出并入。
（4）串行移位接收工作模式：串入并出。
（5）环形移位工作模式；
（6）扭环形移位工作模式。

寄存器类型：

（1）数码寄存器；
（2）双向移位寄存器，如74LS194

寄存器的应用：

（1）串行输入数据；
（2）乘2运算；
（3）除2运算；
（4）环形移位寄存器；

（5）扭环形移位寄存器

计数器分类:

a. 按工作方式分：异步计数器，同步计数器
b. 按编码方式分：二进制计数器，二一十进制计数器，任意进制计数器
c. 按工作特点分：加法计数器，减法计数器，可逆计数器

异步计数器的加法、减法模式，触发器均接成T'触发器；同步计数器的加法、减法模式，触发器均接成T触发器。
任意进制计数器

图为六进制计数器，计数从1001开始，顺序计数到0100时置回1001.

七、数字系统概述

数字系统分为功能拓展和系统综合两大类。其中：

（1）功能拓展：由多片同一类型芯片组成的数字系统称为功能拓展，主要分为：

a. 中规模集成组合逻辑电路的功能拓展
例：由 2 片 3-8 译码器 74LS138 扩展成 4-16 线译码器。
b. 中规模集成 *时序逻辑电路 *的功能扩展
例：用 2 片 74161 构成 256 以内的任意进制计数器。
c. 存储器容量的扩展
例：将多片存储器组合起来，形成一个大容量的存储器。

（2）系统综合：由多片不同类型芯片组成的数字系统称为系统综合，主要分为：

a. 组合复合型 : 由多片 *不同组合逻辑芯片 *构成的数字系统称为组合复合型。
例：由 2 片 74LS283 和 1 片 74LS85 组成 BCD 码加法器
b. 时序复合型：由多片 *不同时序逻辑芯片 *构成的数字系统称为时序复合型。
例：由74LS194和 74LS160 组成跳频信号发生器。
c. 组合时序型: 由组合逻辑芯片控制时序逻辑芯片所构成的数字系统称为组合
例：用 8 线一 3 线优先编码器 74LS148 和同步四位二进制计数器 74LS161 组成的可控分频器
d. 时序组合型 : 由时序逻辑芯片控制组合逻辑芯片所构成的数字系统称为时序组合型。
例：74LS161 和 74LS138 组成顺序脉冲发生器；74Ls161 和 74LS151 组成的序列信号发生器。

数字系统的一般分析方法：模块化分析方法步骤

步骤：
（1）模块功能：列出各功能模块的逻辑功能。
（不必从模块内部电路分析，把各模块看成黑箱处理）
（ 2 ）模块关系：根据给出的电路图理清各模块之间的连接关系或控
制关系。
（ 3 ）工作状态：根据给定条件分析各模块的工作状态以及整个系统
的工作状态。
（ 4 ）状态分析：列出整个系统的功能表或状态转换图或者画出其时
序图。
（ 5 ）总结：说明整个系统的逻辑功能。

数字系统的模块化设计方法步骤

（ 1 ）逻辑抽象：确定输入、输出逻辑变量和电路状态数
（ 2 ）确定系统的时钟信号。
（ 3 ）根据系统的设计要求，划分系统的模块。
（ 4 ）根据各功能模块的要求选用 SSI 、 MS 1 、 LSI 实现。
（ 5 ）画出数字系统电路图。

八、半导体存储器

半导体存储器的分类：只读存储器（ROM）和随机存取存储器（RAM）。
ROM（Read Only Memory）是存储固定信息的存储器件，即先把信息和数据写入到存储器中，在正常工作时它存储的数据是固定不变的，只能读出，不能迅速写入。

特点：掉电之后存储的数据不会丢失。
电路结构：包含存储矩阵、地址译码器和输出缓冲器三个组成部分。
用途：
（ 1 ）存储各种程序代码；
（ 2 ）实现多输入、多输出逻辑函数真值表；
（ 3 ）代码的变换、符号和数字显示等有关数字电路及存储各种函数等。

PROM（可编程只读存储器）：出厂时，制作的是一个完整的二极管或三极管存储单元矩阵，相当于所有的存储单元全部存入1。在每个单元的三极管发射极上接有快速熔丝。
一片8K×8位的ROM存储器需要（ 13 ）根地址线。

8k*8表示：内存共有8K个单元（每单元8位二进制数）
则内存容量为8KB=8x1024B =8192B =2^13 B
地址线至少需13根

EPROM(可擦除可编程存储器)：

（1）UVEPROM：采用浮栅型MOS器件，紫外线照射擦除。
（2）E^2PROM：采用浮栅工艺，但可利用一定宽度电脉冲擦除。
（3）快闪存储器：既吸收了 EPROM 结构简单、编程可靠的优点，又保留了 E2PROM 用隧道效应擦除的快捷特性，而且集成度可以做得很高。

RAM（Random Access Memory）是随机存取存储器，读写方便。

特点：所存储信息会因断电而丢失。
用途：常用来放一些采样值、运算的中间结果，数据暂存、缓冲和标志位等。

SRAM（静态随机存取存储器）：通常由存储矩阵、地址译码器和读/写控制电路三部分组成，其静态存储单元由六管NMOS静态存储单元组成。
DRAM（动态随机存取存储器），由三管MOS构成动态存储单元。
存储器的主要技术指标：

（1）存储容量：该存储器基本存储单元的总数，存储器中的存储容量写成（字数×位数）的形式。
（2）存储时间：一般用读（或写）周期描述，周期越短，工作速度越快。

存储器的应用：

（1）作函数运算表电路；
（2）实现组合逻辑函数；

本章所讲的半导体存储器和前面所学的寄存器、锁存器等有什么区别和联系？

存储器用于存储数据，寄存器主要用于存放硬件地址，而锁存器一般用于做控制
寄存器存在于CPU中，速度很快，数目有限；
存储器就是内存，速度稍慢，但数量很大；
计算机做运算时，必须将数据读入寄存器才能运算。

九、可编程逻辑器件

数字系统的实现方法

(1) 通用型 SS | 、 MSI 、 LS | · 一模块化设计方法。使用方便灵活。但是系统体积、功能、重量较大，可靠性和可维护性较差。
(2)专用集成电路 (ASIC) 一 · 能把所设计的数字系统做成一片大规模集成电路，体积小、重量轻、功耗低，可靠性高。但是成本很高，而且设计、制造的周期较长。
(3) 可编程逻辑器件（ PLD) 一 · 作为一种通用器件生产的，但它的逻辑功能是由用户通过对器件编程来设定。

PLD一般由输入电路、与阵列、或阵列和输出电路组成。
FPLA（现场可编程逻辑阵列），一般由可编程的与逻辑阵列和可编程的或逻辑阵列以及输出缓冲器组成。任何一个复杂的逻辑函数式都可以变换成与-或表达式，所以可利用FPLA实现逻辑函数。
FPLA与（P）ROM的基本结构比较：

（1）PROM的基本结构：由于 PROM 的“ 与 ” 阵列为 –全译码制– ，当输入有 n 个变量时，有 2^n 个与项，阵列较大、开关时间较长
（2）FPLA 与（ P ） ROM 的比较
1 ） *电路结构极为相似，都是由一个与逻辑阵列、或逻辑阵列和输出缓冲器组成。
2 ）（ P ） ROM 的与逻辑阵列是 固定 的，而 FPLA 的与逻辑阵列是可编程 *的。
3 ） §ROM 的与逻辑阵列将输入变量的全部最小项都译出了，而 FPLA 的与逻辑阵列只产生所需要的少得多的乘积项。

PAL（可编程阵列逻辑），PAL器件一般由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
PAL的输出结构类型：

（1）专用输出结构：
a. 其输出端是一个与或门、与或非门或者是互补输出结构：
b. 其共同特点是所有设置的输出端只能用作输出使用；
c. 该结构的 PAL 器件 只能用来产生组合逻辑函数 。
（2）可编程输入/输出结构：
输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。同时。输出端又经过一个互补输出的缓冲器反馈回与逻辑阵列。
（3）寄存器输出结构：
a. 该结构在输出三态缓冲器和与 – 或逻辑阵列的输出之间串进了由 D 触发器组成的寄存器。同时，触发器的状态又经过互补输出的缓冲器反馈回与逻辑阵列的输入端。
b. 该结构不仅可以存储与或逻辑阵列的输出的状态，而且能很方便的组成各种时序逻辑电路。

PAL 器件使用时的优缺点

优点： (1) PAL 选定芯片型号后，其输出结构就选定
(2) PAL 有 20 多种不同的型号可供用户使用
(3) PAL 器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便
缺点：(4) PAL 采用的是双极型熔丝工艺，只能一次性编程
(5) PAL 输出方式是固定的，不能重新组态，因而编程灵活性较差。

GAL（通用阵列逻辑），特点：

（1） GAL 采用电可擦除的 CMOS (E2CMOS) 工艺制造，可反复多次编程
（2）G A L 采用可编程的输出逻辑宏单元 0 L M C （ Output Logic Macro Cell) ，输出组态灵活，具有很强的通用性
（3） GAL 具有加密功能

OLMC的工作模式：

专用输入模式
专用组合输出模式
带反馈的组合输出模式
时序逻辑的组合输出模式
寄存器输出模式

十、数模和模数转换

AD、DA的含义：

（1） A/D 转换
把模拟信号转换为数字信号的过程称为模一数转换，简称为 A/D 转换
把实现 A/D 转换的电路称为 A/D 转换器，简称为 ADC
（2）D/A 转换
把数字信号转换为模拟信号的过程称为数一模转换，简称为 D / A 转换
把实现 D / A 转换的电路称为 D / A 转换器，简称为 DAC