HyperLynx AC Decoupling Simulation Example (1) of Power Integrity

电源完整性之AC去耦仿真实例(一)

1.电源分配网络与AC仿真流程
2.去耦分析实例(pre-layout)

1.电源分配网络与AC仿真流程

(1)电源分配网络

在高速电路中,大部分输出噪声都是由 PDN(Power-Distribution NetworkPDN)阻抗引起的。噪声是由稳压器路径和局部不稳定性产生的,并通过PCB 走线或电源平面与负载电路连接输出,通常还含有磁珠、串联电阻和去耦电容。 随着信号速率的增加,电源完整性的问题也越来越 多,全面地分析电源完整性的问题不仅需要分析时域内容,还需要分析一个完整频域的范围。

电源完整性有直流和交流之分,在前面的笔记中已经介绍了电源直流的仿真分析,主要是在时域中分析直流的一些情况,而直流分析主要考虑的是在直流状态下,电源平面对电源的作用。

所以这次学习到了交流电源完整性,即在频项域中分析电源系统的变化。交流分析主要是分析在从低频到高频的一个宽频带范围内,电源原分配网络对电源的作用,电源完整性的要求就是在这个频带范围内,用电芯片能获得持续、 稳定、干净的电源供电

在电源完整性仿真分析中,交流去耦仿真主要是为了帮助工程师评估电源分配网络的性能,使电源通道有一个低阻抗传输路径。
一个典型的电源分配网络包括电源供电端(Voltage Regulator Module,VRM)、电源传输通道(PCB电源平面和参考地平面)、电源网络的去耦电容以及寄生电容和用电芯片(Sink)。

一个完整的 PDN 简化模块如图所示:

PDN 中每部分的作用各不相同,其在电源系统中去耦的频段也不一样,以下有一些经验数据可以进行设计参考:

(1)VRM 的去耦频率通常都在100kHz 以内,不排除现在有的 VRM 可以达到几兆赫。
(2)大容量去耦电容的去耦频率通常在1MHz 左右。
(3)高频瓷片去耦电容的去耦频率在 100MHz左右。
(4)电源平面构成的平板电容去耦频率在500MHz左右,但这类平板电容的去耦频率与平面构成的结构及材料有关,如使用较大的平面或埋容类的材料等。
(5)芯片封装形成电容的去耦频率会达到几百兆赫。
(6)芯片 Die 电容的去耦频率可以达到几吉赫。

以上只是一些经验数据,随着技术和工艺水平的发展,有一些电容的去耦频率范围可能会更宽。

(2)目标阻抗
根据欧姆定律,电阻等于电压与电流的比值。同理,目标阻抗也是电源电压与电流的比值。目标阻抗是用电芯片对供电电源的的一个最低要求,其单位为欧姆(Ω),表达式如下:


如DDR3 1.5V的供电电压,电源变化范围为5%,单科DDR3颗粒的最大电流约为400mA,那么计算出的目标阻抗为93.75mΩ。

(3)AC仿真流程

电源完整性AC去耦仿真分析的流程主要分为3部分,仿真前资料的准备和搜集、仿真设置以及仿真后的分析。
每部分都非常重要,并且不可或缺。

①仿真前需要准备和搜集的资料主要有:确定仿真要求、收集整理仿真所需各元器件和模块的数据手册及模型、层叠资料、PCB文件信息等。

②仿真设置包含:设置电源电压、设置仿真文件层叠结构、设置电容模型和仿真类型的选择以及其他参数的设置。

③仿真后的分析主要包含:仿真结果的分析、输出设计指导规则或者对存在的问题给出改善建议。

2.去耦分析实例(pre-layout)

(1)从“开始”菜单中打开HyperLynx:“开始”→“所有程序”→“Mentor Graphics SDD”→“HyperLynx ”→“HyperLynx Simulation Software”,得到如图所示界面:

(2)在菜单栏中选择“File”→“New Free-FormSchematic-PI/SI”,得到如图所示界面。

注意,此时打开了两个窗口,一个是编辑信号完整性拓扑结构的“Free-Form Schematic Editor”,另一个是用来研究电源完整性的PDN编辑器。
(3)在“PDN Editor”窗口中单击PDN编辑器的最大化按钮,使PDN 编辑器最大化,如图所示。为了建立一个电源分配网络用于分析,首先需要设置板子的叠层。

(4)在菜单栏中选择“Setup”→“Stackup”→“Edit”,打开“Stackup Editor”窗口,如图所示。

(5)在叠层编辑器窗口左边的电子表格部分单击第5行,按住 Shift键的同时单击第8行的按钮,选中叠层中的4行,如图所示。

(6)按Delete按键删除选中的行,现在就剩下4个层,然后单击OK,按钮确定设置,得到如图所示:

(7)在PDN Editor 窗口中,在工具条中单击“Select Active Layer”按钮,打开如图所示对话框。

(8)在选择激活层对话框中单击“All Plane”按钮,如图所示,然后单击“Close”按钮。

(9)在“PDN Editor”窗口中单击“Draw Board Outline”工具条按钮,打开如图左图所示对话框。

(10)在添加矩形框对话框中,在“Left”“Bottom”、“Rright”和“Top”栏中依次输入“0”“0”“8”和“5”,如图右图所示。

(11)在添加矩形框对话框中单击“Add”按钮,这样就创建了一个8*5-inch的板子,如图所示:

(12)在“PDN Editor”窗口中,在菜单栏中选择“View”→“Fit to Window”,使整个板子位于PDN编辑器窗口中。
(13)在菜单栏中单击“Add Void Area”工具条按钮口,打开如图所示对话框。

(14)在添加空白区域对话框中,在“Left”“Bottom”“Right”和“Top”栏中依次输入“4”“0”“8”和“3”,如图所示。

(15)在添加空白区域对话框中单击“Add”按钮关闭对话框,得到L形状的板子,如图所示:

(16)在菜单栏中选择“File”→“Save”,保存电路图为pre_de coupling.ffs.
(17)在菜单栏中选择“Simulate Pl”→“Analyze Decoupling(Decoupling Wizard)”,打开“Decoupling Wizard”对话框,如图所示。

(18)在去耦向导对话框中单击“Next”按钮,打开如图所示页面:

先选择集中式分析。

(19)在“Available nets”区域中双击“”和“<auto VCC“>网络进行分析、如图所示。

(20)在去耦向导对话框中单击3次“Next“按钮,得到设置目标阻抗界面,如图所示。

(21)在设置目标阻抗时,单击“Calculator”按钮,打开瞬态电流设置对话框,在瞬态电流的峰值栏输人2A,如图所示。

(22)在设置目标阻抗对话框中单击“下一步”按钮,打开如图所示对话框。
(23)在对话框中设置“Nominalsupply voltage”为5V,设置“Max.percentageripple”为5%,如图所。

(24)设置完目标阻抗后,单击对话框中的“下一步”按钮,得到如图所示对话框,注意到设置的目标阻抗为“125mOhms”.单击“Close”按钮关闭目标阻抗设置对话框。

(25)在图所示对话框中单击4次“Next”按钮,可以跳到运行分析页面,如图所示。

(26)在运行分析页面单击“Run Analysis”按钮,得到如图所示仿真结果。打开 Touchstone Viewer,显示电源分配网络的阻抗曲线。因为现在还没有为电源网络添加任何电容,所以曲线只能反映出层内电容的影响。由于曲线高于低频的目标阻抗,因此可能需要添加一些电容。

(27)在查看图形窗口中,单击窗口右上角的关闭按钮关闭 Touchstone Viewer。
(28)在“Decouping Wizard”窗口中,单击“Close”按钮关闭去耦向导。在下面几步中,将为板子添加去耦电容来补偿平面电容的影响。

(29)在PDN编辑器中单击“Add Decoupling Capacitor(s)”工具条按钮曲,打开如图所示对话框。

(30)在添加去耦电容对话框中,在“Location”区域输入X、Y的坐标为4、4,如图所示。

(31)在添加去耦电容对话框中单击“Edit Mounting Scheme”按钮,打开“Decoupling Mounting Scheme Editor”对话框,如图所示。

(32)在安装去耦电容对话框中,在左边的过孔上单击鼠标右键选择“Edit”,就会出现“Add/Edit Via”对话框,如图所示。

(33)在添加/编辑过孔对话框中,注意到过孔连接到了VCC层,并且有一个 -40的横坐标。过孔的连接位置变化将会改变过孔连接线的长度,因此把横坐标位置改为-50,如图所示。

(34)在上述对话框中单击“OK”按钮。
(35)在“Decoupling Mounting Scheme Editor”对话框中单击“FittoWindow”按钮囹,如图所示。

(36)在“DecouplingMountingSchemeEditor”对话框中单击端口1的线,跨过线的左端点延伸连接到左面过孔的中心,如图所示。

(37)单击右边的过孔并选中它,右击选中的过孔,从右键菜单中选择“Edit”,打开“Add/Edit Via”对话框,如图所示。
(38)在对话框中过孔连接到了GND层,横坐标为40,改变X位置为50,如图所示,单击“OK”按钮。

(39)在“Decoupling Mounting Scheme Editor”对话框中单击“Fit toWindow”按钮图,得到如图所示的视图。

(40)单击端口2的线,跨越线的右端点一直延伸连接到右过孔的中心,如图
所示。

刚才已经在VCC和GND层安装了去耦电容的过孔,并且为电容器设置100mil(50+50)的过孔间距。在“Decoupling Mounting Scheme Editor”对话框中可以改变位置和过孔及焊盘的数量。

(41)在添加去耦电容对话框中,单击“OK”按钮可以关闭“Decoupling Mounting Scheme Editor”对话框。

(42)在添加去耦电容对话框中,单击“Assign Model”按钮打开“Assign/Edit Capacitor Model”对话框,如图所示。

(43)在分配电容模型对话框中,设置去耦电容值为1μF,它的ESR为3mOhm、ESL为 Autocalculate,如图所示。

注意:当设置以上参数时,先选择合适的单位,再输入值。在实际设计中,ESR值是使用供应商软件或者数据表计算得到的。

(44)在分配电容模型对话框中单击“OK”按钮,关闭对话框。
(45)在添加去耦电容对话框中单击“OK”按钮,关闭对话框。此时可看到电容已经被添加到板子上。

在接下来的操作中,将运行仿真来评估去耦电容在阻抗曲线中的影响。

(46)在LineSim的菜单中选择“SimulatePI”→“Analyze Decoupling(Decoupling Wizard)”,打开“Decoupling Wizard”对话框,如图所示。

(47)在对话框中单击“Run Analysis”按钮。可看到“Use last configuration”选项是默认选中状态,这个向导会使用最近一次仿真的设置。
Touchstone Viewer将打开新的阻抗曲线,如图所示,现在17MHz时阻抗达到了设计目标。

在以下几步操作中,添加电容来满足更高频率处的设计要求。

(48)最小化Touchstone Viewer,稍后还需要通过它来比较仿真结果。
(49)关闭“Decoupling Wizard”对话框。
(50)单击“Add Decoupling Capacitor(s)”工具按钮,打开如图所示对话框。
(51)在添加去耦电容对话框中,从“Place”下拉菜单中选择“Array”,如图19.1.41所示。

(52)在添加去耦电容对话框中,从“Area”(在“Array”下面)下拉菜单中选择“Rectangular Area”,如图所示。

(53)在添加去耦电容对话框中,设置“Array”下面的“Size”为“3×3”,如图所示。

(54)设置“Area”区域的坐标依次为“1”、“1”、“3”、“2.5”inch,如图所示。

(55)在添加去耦电容对话框中单击“Edit Mounting Scheme”按钮,打开如图所示对话框。

(56)参考步骤(32)~(44),设置以下参数:
左边过孔连接到VCC;
右面过孔连接到GND:
直接连接过孔到焊盘(不需要线,过孔间距为40)如图所示:

(57)在“Decoupling Mounting Scheme Editor”对话框中单击“OK”按钮关闭窗口。
(58)在添加去耦电容对话框中单击“Assign Model”按钮,打开如图所示对话框。

(59)为新的去耦电容设置容值为0.1μF,设置其ESR为36mOhm,它的ESL 为自动计算得到的,如图所示。

(60)单击“OK”按钮关闭编辑电容模型对话框。

(61)在“Add DecouplingCapacitor(s)”对话框中单击“OK”按钮确定设置。注意到电容器的整个排列已经在电路板中,如图所示。

(62)现在,在菜单中选择“Simulate PI”→“Analyze Decoupling(Decoupling Wizard)”。

(63)单击“Run Analysis”按钮。
Touchstone Viewer再次跳出来显示最近两次的仿真结果,如图所示

从新的曲线中可以看到,较小的高频电容降低了高频附近的阻抗特性。另外,还可以看到出现了一些阻抗曲线的反谐振。
在接下来的步骤中,将在叠层中设置另一个变化,并将分析其效果。

(64)最小化Touchstone Viewer
(65)关闭“Decoupling Wizard”对话框。
(66)在PDN Editor中,在菜单中选择“Setup”→“Stackup”→“Edit”,打开叠层编辑对话框,如图所示。

(67)改变VCC和GND层之间的电介质厚度为5mil,如图所示。

(68)在叠层编辑器窗口中,单击“OK”按钮关闭叠层编辑器。

(69)在PDN Editor中,在菜单栏中选择“Simulate PI”→“Analyze Decoupling(Decoupling Wizard)”,打开如图所示窗口。

(70)在该窗口中单击“Run Analysis”按钮,得到如图所示仿真结果。

新的仿真结果和之前的两次结果都显示在Touchstone Viewer中。

从中可以看出叠层的变化会带来整个系统阻抗的变化。拉近层间距离不仅有利于增加层阻抗,也降低了实际电容的安装面积。

到目前为止,做了一次集总去耦分析,能够看到所有IC电源引脚的阻抗。在以下步骤中,将进行分布式去耦分析。

(71)关闭“Decoupling Wizard”对话框。
(72)关闭Touchstone Viewero
(73)在PDN Editor中,在工具条中单击“Add IC PowerPin(s)”按钮,打开如图所示窗口。

(74)在该窗口中依次输入X、Y的坐标6、4,如图所示。

(75)在对话框的“Connected/Reference Layers”区域,在“Conn”列选择“VCC”,在“Ref”列选择“GND”,如图所示。

(76)在添加电源引脚对话框中单击“OK”按钮。
(77)重复上述几步,添加第二个电源引脚,坐标为X=2,Y=2,如图所示:

现在已经添加了一些电源引脚,如图所示:

下面可以分析每一个引脚的PDN阻抗了。

(78)在PDN Editor中,在菜单栏中选择“Simulate PI”→“Analyze Decoupling(Decou pling Wizard)”,打开如图所示对话框。

(79)在“Decoupling Wizard”对话框中,在左侧单击选择分析类型。

(80)设置分析类型为“Distributed Analysis”。注意到左侧选项中增加了一项选择“Se lect IC Power Pins”,如图所示。

(81)在“Select IC PowerPins”选项下选中所有引脚,如图所示。

(82)在对话框中单击“Next”按钮,打开如图所示对话框:

(83)在该对话框中的分析选项选择“Custom”,如图所示:

(84)单击“Next”按钮两次,得到如图所示界面:

(85)将最大频率设置为300MHz,选择“Logarithmic sampling”,设置“Number of sam- ples”为300,如图所示。

(86)在对话框中单击“Run Analysis”按钮,打开Touchstone Viewer,将跳出Z11和 Z22 的两个阻抗曲线,如图所示。

Z参数代表每个电源引脚的PDN网络阻抗。在高频处,U1.1处的Z参数比在U2.1处高,那是因为U2.1周围有很多小电容围绕,而U1.1却离得比较远。

(87)最小化Touchstone Viewer
(88)关闭“Decoupling Wizard”对话框。
(89)在PDN Editor中单击“Add Void Area”按钮,打开如图所示对话框。

(90)在添加矩形区域对话框中,依次输入“5”、“3.1”、“5.5”、“4.9”,如图所示
(91)单击“Add”按钮,即会出现如图所示区域。

(92)关闭“Add Rectangle”对话框。增加了一个狭缝,与板子右侧隔离开。
(93)在PDN Editor中,选择菜单命令“Simulate PI”→“Analyze Decoupling(Decoupling Wizard)”,在打开对话框中单击“Run Analysis”按钮,仿真结果如图所示。

(94)关闭Touchstone Viewer。关闭“Decoupling Wizard”对话框。
(95)保存PDN并退出LineSim。

至此,前仿真到此结束,介绍了典型的三种去耦分析。

物联沃分享整理
物联沃-IOTWORD物联网 » HyperLynx AC Decoupling Simulation Example (1) of Power Integrity

发表评论