器学习MOSFET与IGBT栅极驱动器电路的基本原理（第四部分）—高侧非隔离栅极驱动器

高侧非隔离栅极驱动

1.适用于P沟道的高侧驱动器
2.适用于N沟道的高侧直接驱动器

1.适用于P沟道的高侧驱动器

高侧非隔离栅极驱动可按照所驱动的器件类型或涉及的驱动电路类型来分类。相应地，无论是使用P沟道还是 N沟道器件，是实施直接驱动、电平位移驱动还是自举技术，它们都有差异。无论采用哪种方式，高侧驱动器设计需要更多关注，以下核对表涵盖了设计的各个方面，可能有所帮助:

效率
偏置和电源要求
速度限制
最大占空比限值
dv/dt影响
启动条件
瞬态运行
旁路电容器大小
布局和接地注意事项

（1）适用于P沟道的高侧驱动器
在此组电路中，P 沟道 MOSFET 开关的源极端子连接到正输入电压轨。驱动器在栅极上施加一个与器件源极对应的负振幅开通信号。这就意味着 PWM 控制器的输出应反转并以正输入电压轨为基准。因为输入电压可视为直流电压源，所以高侧 P 沟道驱动器无需以开关频率为基础在大电势差之间摆动，但它们必须工作在整个输入电压范围内。而且，由于输入电压源具有较低的交流阻抗，因此驱动器以交流接地电势作为基准。

1.1P沟道直接驱动

在此组电路中，P 沟道 MOSFET 开关的源极端子连接到正输入电压轨。驱动器在栅极上施加一个与器件源极对应的负振幅开通信号。这就意味着 PWM 控制器的输出应反转并以正输入电压轨为基准。因为输入电压可视为直流电压源，所以高侧 P 沟道驱动器无需以开关频率为基础在大电势差之间摆动，但它们必须工作在整个输入电压范围内。而且，由于输入电压源具有较低的交流阻抗，因此驱动器以交流接地电势作为基准。

电路运行类似于 N 沟道器件的接地参考直接驱动器。显著差异是栅极驱动电流的路径，此电流永远不会流入接地连接。相反，正轨互连会传导栅极的高充电和放电电流。因此，为了最大程度地减小栅极驱动中的环路电感，需要宽迹线或平面来提供正输入。

1.2P沟道电平位移驱动

对于超过 MOSFET 的栅源极电压极限的输入电压，必须使用电平位移栅极驱动电路。最简单的电平位移技术是使用开路集电极驱动器，如 图 19 所示。遗憾的是，开路集电极电平位移器不适合在高速应用中直接驱动 MOSFET。

由于开路集电极晶体管的额定电压，从有限输入电压范围开始实施存在诸多问题。但最大的障碍是高驱动阻抗。ROFF 和 RGATE 电阻器都必须是高阻值电阻器，才能在开关导电期间限制驱动器中的持续电流。而且，栅极驱动振幅取决于电阻器分频器比值和输入电压电平。由于开关速度和 dv/dt 抗扰性严重受限，因而此电路被排除在开关 应用非常重要。然而，这个非常简单的电平位移接口可用于在浪涌电流限流器或速度不是重要考量因素的类似 应用 中驱动开关。

图 20 显示了电平位移的栅极驱动电路，该电路适合高速 应用 并可与常规 PWM 控制器无缝配合使用。在双极Totem-Pole 驱动器级输入端，很容易识别开路集电极电平位移原理。在此实施中，电平位移器具有两个作用；它可以反转 PWM 输出并将输入电压轨作为 PWM 信号的基准。

开通速度快，由 RGATE 和 R2 决定。在开关导通时，一个较小的直流电流流入电平位移器内，使驱动器保持正确的偏置状态。栅极驱动功率和电平位移电流都由功率级正输入提供，该输入端通常会被有效地旁路绕过。

驱动器的功耗一部分取决于频率（基于主开关的栅极电荷），一部分取决于占空比和输入电压（由于电平位移器中流动的电流）。

此电路的一个缺陷是由于存在 R1 和 R2 分频器，VDRV 仍然是输入电压的函数。在大多数情况下，保护电路可能需要防止栅源极端子上产生过高的电压。另一个潜在的难题是 NPN 电平位移晶体管的饱和，这会延长由 R1 和 RGATE 决定的关断时间。

幸运的是，这些缺点均可通过移动 QINV 的发射极和 GND 之间的 R2 来消除。

最终电路可在开通和关断过程中提供恒定的栅极驱动振幅和快速对称的开关速度。驱动器方案的 dv/dt抗扰性主要由 R1 电阻器决定。低阻值电阻器可提高抗 dv/dt 电感开通的能力，不过会增加电平位移器的功率损耗。还应注意，此解决方案有一个内置上电过程自偏置机制。当 PWM 控制器仍然处于非活动状态时，QINV 关断，并且 R1 和Totem-Pole驱动器的上 NPN 晶体管使主 MOSFET 的栅极保持在阈值以下。

不过，应特别注意快速输入电压瞬变，因为它会在 P 沟道 MOSFET 晶体管的关断状态下导致 dv/dt 电感开通。

一般来说，直流电平位移驱动器的效率相对较低，其功率损耗限制在特定输入电压电平以上。这些基本的折衷是为了平衡开关速度和电平位移器的功率损耗，从而在整个输入电压范围内满足所有要求。

2.适用于 N 沟道的高侧直接驱动器

绝大多数电源 应用 将 N 沟道 MOSFET 用作主电源，因为其价格低廉，速度更快，且导通电阻更低。将 N沟道器件用作高侧开关需要使用以 MOSFET 的源极为基准的栅极驱动电路。
驱动器必须能够承受开关转换过程中出现的剧烈电压摆幅，并将 MOSFET 的栅极驱动在电源的正电源轨以上。在大多数情况下，栅极驱动电压必须高于电路中提供的最高直流电势。所有这些困难使得高侧驱动器设计成为一项富有挑战的任务。

2.1适用于 N 沟道 MOSFET 的高侧直接驱动

在最简单的高侧 应用 中，可通过 PWM 控制器或接地参考驱动器直接驱动 MOSFET。此应用必须满足两个条件：

典型应用原理图如 图 21 所示，其中包含可选的 PNP 关断电路。

看看电路的基本运行（现在忽略 PNP 关断晶体管），此配置与接地参考驱动方案相比有两个主要差异。
由于漏极连接到正直流输入电压轨，因此开关操作发生在器件的源极端子上。它仍然是相同的钳位电感应开关，开通和关断间隔相同。
但是从栅极驱动设计的角度来看，这是一个完全不同的电路。请注意，栅极驱动电流在源极端子上无法返回接地点。
相反，该电流必须流经连接到器件源极的负载。在非连续电感器电流模式下，栅极充电电流必须流经输出电感器和负载。然而在连续电感器电流模式下，可以通过整流器二极管的
导电 pn 结使环路闭合。在关断时，栅极放电电流流经连接在接地点和 MOSFET 源极之间的整流器二极管。
在所有运行模式下，CGD 电容器的充电和放电电流都会流经功率级高频旁路电容器。

这些差异导致的最终结果是，由于栅极驱动电路中所需的元件增加、环路面积增大，寄生源极电感相应增大。之前提到，源极电感对栅极驱动具有负反馈影响，并会减慢电路中的开关操作。

高侧直接驱动的另一个显著差异是源极（即电路的开关节点）的行为。通过密切注意关断过程中 MOSFET的源极波形，可以观察到一个较大的负电压。图 22 阐明了这项非常复杂的开关操作。

当通过将栅极端子拉至接地来启动关断过程时，MOSFET 的输入电容会快速放电至米勒平坦区域电压。器件仍然完全导通，完整的负载电流会经过漏极流至源极，并且压降较小。接下来，在米勒区域，MOSFET充当源极跟随器。

源极与栅极电压一起下降，同时漏源极上的电压上升，栅源极电压在 VGS,Miller 电平上保持恒定。dv/dt 受到器件的栅极驱动阻抗和 CGD 电容器限制。一旦源极电压降至 0.7V 或低于地电平，整流器二极管应将开关节点钳制为地电平。

实际上，源极可以在短时间内降至地电平以下，直至整流器二极管完成正向恢复过程，并且电流克服了寄生电感的影响。当负载电流从 MOSFET 完全传输到二极管后，开关节点可以返回到最终电压，即低于地电平的二极管压降。

此源极电压的负偏移说明栅极驱动电路存在一个重大问题。慢速二极管和高寄生电感值可导致 MOSFET 源极上的负电压过高，并可将驱动器的输出引脚拉至地电平以下。为了保护驱动器，可在输出引脚和接地之间连接低正向压降肖特基二极管，如 图 21 所示。要考虑的另一方面是，当栅极端子达到 0V 时，栅极放电电流将变为零。对栅极端子和MOSFET 的进一步负拉取会开始重新开通。最后，系统实现了精妙的平衡，栅极放电电流和寄生电感上的压降使得器件电流拥有相同的 di/dt。

甚至 图 21 中所示的可选关断加速电路在开关结处于负电压尖峰时没有帮助。当栅极电压降至地电平上的VBE 时，PNP 晶体管将关断，并且在负电压瞬变过程中 MOSFET 会被孤立。还应注意主开关处于关断状态时，抗噪性能有所下降。源极电压比地电平低几百毫伏，栅极保持为高于地电平约 0.7V。栅极相对源极的此正电压接近阈值电压，尤其对于逻辑电平器件和高温条件下，这一点非常危险。

2.2自举栅极驱动技巧

当输入电压电平禁止为高侧 N 沟道 MOSFET 使用直接栅极驱动电路时，可以考虑使用自举栅极驱动技术的原理。此方法利用栅极驱动和附带的偏置电路，两者都将主 MOSFET 晶体管的源极作为基准。驱动器和偏置电路都在两个输入电压轨和器件源极之间摆动。然而，可通过低电压电路元件实施驱动器和浮动偏置，因为这些元件上永远不会施加输入电压。驱动器和接地参考控制信号由电平位移电路连接，该电路必须承受浮动高侧和接地参考低侧电路之间的高电压差和较大的电容开关电流。

2.2.1 分立式高性能浮动驱动器

代表自举原理的典型实施如 图 23 所示。接地参考 PWM 控制器或 MOSFET 驱动器由其局部旁路电容器和输出引脚代表。自举栅极驱动电路的构件块易于识别。电平位移电路由自举二极管 QBST、R1、R2 和电平位移晶体管 QLS 构成。自举电容器 CBST、图腾柱双极驱动器和常规栅极电阻器都是自举解决方案的浮动型源极基准部件。

此特殊实施采用无板载浮动驱动器的低成本简单 PWM 控制器，可非常高效地应用于 12V 至大约 24V 的系统。
IC 额定电压不限制输入电压电平，这一点非常有用。而且，电平位移电路是源极开关小型 NMOS 晶体管，在主 MOSFET 导通时不会从自举电容器上消耗任何电流。
这在保持电平位移器高效以及延长主开关最大导通时间方面是一个重要特性。运行方式可总结如下：当 PWM 输出升高以开通主 MOSFET 时，电平位移晶体管关断。
R1 支持基极电流流至Totem-Pole驱动器的上 NPN 晶体管，然后主 MOSFET 开通。从自举电容器 CBST 中获取栅极电荷。当开关开通时，其源极摆动至正输入电压轨。
自举二极管和晶体管阻止输入电压，驱动器的电源由自举电容器提供。在关断时，PWM 输出降低，并开通电平位移晶体管。

电流开始流入 R1 和 R2，流向接地点，然后图腾柱驱动器的低 PNP 晶体管开通。当主 MOSFET 的栅极放电时，漏源极电压升高，源极转换为低电平，从而开通整流器。在主开关关断时，自举电容器通过自举二极管重新充电至 VDRV 电平。此电流由接地参考电路的 CDRV 旁路电容器提供，并流经 DBST、CBST 和导电整流器元件。这就是自举技术的基本运行原理。

2.2.2集成的自举驱动器

在中等输入电压 应用（主要是 24 V 或 48 V 电信系统）中，大多数自举元件都可集成到 PWM 控制器中，如 图 24 所示。

对于更高的电压，可使用专用驱动器 IC 来简化在高达 600V 额定电压下自举栅极驱动的设计。这些高电压IC 采用独特的电平位移设计，在这一点上有所不同。为了维持高效可管理的功率损耗，电平位移器在主电源导通时不应消耗任何电流。即使电平位移晶体管中出现 1mA 的微小电流，在最坏情况下都可能导致驱动器IC 中形成接近 0.5W 的功率损耗。

广泛应用于这些领域的 技术 称为脉波拴锁电平转换器，如 图 25 所示。

如图所示，PWM 输入信号被转换为 ON/OFF 命令。上升沿和下降沿产生的短脉冲会驱动与高侧电路交互的电平位移晶体管对。相应地，对驱动器的浮动部分也进行了修改，电平位移命令信号必须与噪声区分开并被栓锁，以保证正常操作。

由于电平位移器中会出现短时电流，此操作可降低功率损耗，但同时也会降低抗噪性，因为在驱动器输入端不能持续出现命令信号。
600 V 额定脉波拴锁电平转换器上的典型脉宽大约为 120纳秒。驱动器的自然延时中增加了此时间间隔，并出现在运行中的开通和关断延时中，驱动器的数据表中列出了此间隔。由于超出最佳延时，因此高电压栅极驱动器 IC 的运行频率范围限制在几百 kHz 以下。
有些低电压高侧驱动器 IC（不超过 100V）使用连续电流直流电平位移电路来消除脉冲鉴别器的延时，因此它们支持更高的工作频率。

2.2.3自举开关操作

自举栅极驱动电路可与高侧 N 沟道 MOSFET 晶体管一起使用，如 图 26 所示。高侧开关的开关转换之前在讲到高侧 N 沟道直接驱动方案的时候已经介绍过，这些转换同样适用于自举驱动器。

此电路最大的问题就是在关断过程中器件的源极上会出现负电压。如前文所述，负电压的振幅与将主MOSFET 的源极接地的寄生电感（包括与整流器关联的寄生电感）和器件的关断速度 (di/dt) 成比例，这主要由栅极驱动电阻器 RGATE 和输入电容器 CISS 确定。对于驱动器的输出级来说，此负电压会带来很大的麻烦，因为它会直接影响驱动器或 PWM IC 的源极引脚（通常称为 SRC 或 VS 引脚），并可能将某些内部电路的电压拉至远远低于地电平。

负电压瞬变带来的其他问题还有可能在自举电容器上形成过压。DBST 会将电容器 CBST 从 CDRV 充至峰值。
因为 CDRV 以接地为基准，自举电容器上可形成的最大电压是 VDRV 与源极端子上负电压振幅之和。用一个小电阻器与自举二极管串联便可缓解这个问题。遗憾的是，串联电阻器不能针对过压问题提供安全的解决方案，它还会延长自举电容器重新充电的过程。

图 27 中显示的电路可为 SRC 引脚提供非常有效的保护。它需要将栅极电阻器从栅极移到驱动器和主MOSFET 之间的源极引线上，并在接地点和驱动器的 SRC 引脚之间增加一个低正压降小型肖特基二极管。

在此电路中，RGATE 具有两个作用：它可以设置 MOSFET 中的开通和关断速度，它可以在主开关的源极端子出现负电压瞬变的过程中为肖特基二极管提供限流。现在，开关节点的电压可以低于地电平几伏摆动，而不会干扰驱动器的运行。而且，可通过连接到 CBST 两端的两个二极管为自举电容器提供过压保护。

此电路唯一的潜在危险是，自举电容器的充电电流必须流经 RGATE。CBST 和 RGATE 的时间常数会减慢重新充电过程，当 PWM 占空比接近单位带宽增益积时，这可能成为一个限制因素。

2.2.4自举偏置、瞬变问题和启动

图 28 显示了自举栅极驱动技术的典型应用图。原理图上标出了四个重要的旁路电容器。

从设计角度来看，自举电容器 CBST 是最重要的元件，因为它可以过滤对主 MOSFET 的栅极充电的高峰值电流，同时为源极基准浮动电路提供偏置。
在正常运行的每个开关周期内，自举电容器可供用于开启MOSFET 的总栅极电荷 (QG)、反向恢复电荷 (QRR) 和自举二极管 (ILK,D) 的泄漏电流、电平位移器 (IQ,LS) 和栅极驱动器 (IQ,DRV) 的静态电流以及栅源极端子 (IGS) 间的泄漏电流，包括由潜在栅源极下拉电阻器消耗的电流。
这些电流中有一部分只在主开关开通期间流动，一部分可能为零，具体取决于驱动器和电平位移器的实际实施。

假定处于稳态运行中，可使用 公式 30 来计算实现目标纹波电压 ΔVBST 的自举电容值：

要最终确定自举电容值，还必须检查两种极端运行条件。在负载瞬变过程中，可能必须在几个开关周期内将主开关保持在开启或关断状态。为了确保在这些情况下不间断运行，CBST 电容器必须储存足够的能源以使浮动偏置电压长时间保持在高侧驱动器 IC 的欠压锁定阈值之上。

从轻负载到重负载，某些控制器可以使主开关持续保持开启状态，直至输出电感器电流达到负载电流值。最大开通时间 (tON,MAX) 通常由该值和输出电感器上的压差来决定。在这些情况下，可按 公式 31 所示的方法确定最小自举电容值。

采用分立式浮动驱动器实施，VUVLO 可用最小安全栅极驱动电压取代。

当 MOSFET 在几个开关周期内保持关断时，其他方向的任何负载瞬变均需要脉冲跳跃。当输出电感器电流达到零时，主开关的源极稳定在输出电压电平上。自举电容器必须提供所有常规放电电流分量并存储足够的能源以便在空闲周期结束时开启开关。与以前的瞬态模式相似，可按 公式 32 所示的方法计算最小电容值。

在某些 应用领域（如电池充电器），在向转换器施加输入功率之前可能存在输出电压。在这些情况下，主MOSFET 的源极和 CBST 的负节点处于输出电压，自举二极管可能在启动时反向偏置。有可能无法向自举电容器提供初始电荷，具体取决于偏置和输出电压电平之间的电势差。假定输入和输出电压之间有足够的压差，包含 RSTART 电阻器、DSTART 二极管和 DZ 齐纳二极管的简单电路可以解决启动问题，如 图 29 所示。

在此启动电路中，DSTART 充当第二个自举二极管，用于在上电时对自举电容器充电。CBST 将充电至 DZ 的齐纳电压，正常运行过程中它应高于驱动器的偏置电压。自举电容器的充电电流和齐纳电流受到启动电阻器的限制。为了实现最佳效率，可选择 RSTART 的值将电流限制到一个较低值，因为通过启动二极管的第二个自举路径在电路中永久存在。

2.2.5 接地注意事项

要通过高侧 N 沟道 MOSFET 实现自举栅极驱动器的最佳布局设计，需要解决三个重要的接地问题。图 28可用于识别典型应用中最重要的高电流环路。

首先要关注的是尽可能将栅极的高峰值电流限制在较小的物理区域内。
考虑到栅极电流必须流经的路径，这可能是一项富有挑战性的任务。在开启时，路径中需要自举电容器、驱动器的开启晶体管、栅极电阻、栅极端子，最后，环路在主 MOSFET 的源极闭合，这也是 CBST 的基准。关断过程更复杂，因为栅极电流有两个独立分量。CGS 电容器的放电电流有效地控制在局部，它流经栅极电阻器、驱动器的关断晶体管，并从功率MOSFET 的源极流至栅极。
另一方面，CGD 电容器的电流必须流经 RGATE、驱动器的关断晶体管、输出滤波器，最终流至功率级输入电容器 (CIN)。必须在印刷电路板上尽量缩小承载栅极驱动电流的所有三个环路。
第二个高电流路径包含驱动器的自举电容器、自举二极管、局部接地参考旁路电容器和整流器二极管或功率级晶体管。通过自举二极管从接地参考驱动器电容器 CDRV（从DBST 的阳极接地）周期性对 CBST 重新充电。
重新充电发生在短时间隔内，需要高峰值电流。所以，高侧驱动器必须同时在输入侧局部旁路绕过。根据经验法则，CDRV 应比 CBST 大一个数量级。尽可能减小印刷电路板上的环路面积对于确保可靠运行同样重要。

此电路的第三个问题是将电源接地和浮动电路之间流动的寄生容性电流限制在一个低阻抗环路内。目标是使这些电流偏离敏感模拟控制部件的接地点。图 30 展示了在两种包含高侧驱动器 IC 的代表性应用中的寄生容性 电流路径。

单个高侧驱动器 IC 通常只有一个 GND 连接。由于容性电流必须返回功率级接地电势，因此 IC 的低侧部分应以电源接地为基准。这与直觉不符，因为驱动器的控制信号以信号接地为基准。然而，消除模拟和电源接地间的高容性电流分量还可确保尽可能减小两个接地点之间的电势差。

通过通用半桥驱动器 IC 可显著改善这种情况，该 IC 在同一封装中包含一个低侧和一个高侧驱动器。这些电路有两个接地连接，通常标示为 GND 和 COM，使布局更加灵活。为了使容性电流尽可能在最短的路径内返回电源接地，COM 引脚与电源接地连接。可利用 GND 引脚提供与控制器的信号接地的连接，从而最大程度地提高抗噪性。

但出于完整性考虑，还需要提到 PWM 控制器的旁路电容器，该电容器置于靠近 IC 的 VCC 和 GND 引脚处。再来看看 图 28，CBIAS 相对于 CBST 和 CDRV 而言是一个较小的电容器，因为它只提供高频旁路，而不参与栅极驱动过程。