全加器是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
真值表如下（Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci）

半加器与全加器区别
半加器没有接收进位的输入端，全加器有进位输入端，在将两个多位二进制数相加时，除了最低位外，每一位都要考虑来自低位的进位，半加器则不用考虑，只需要考虑两个输入端相加即可。

二、原理图输入实现全加器

1.半加器实现

新建工程
①File->New Project Wizard
②next至项目名称设置

③选择目标芯片：cycloneIVE系列的EP4CE115F29C7

④EDA Tool Setting设置

确认信息后finish即可。
新建原理图文件
①file->new，选择Design Files

②双击原理图空白处，从“ Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名

③分别调入元件and2，xnor和输入输出引脚input和output，拖动引脚即可连接。然后双击input和output即可修改引脚名。

④编译

调试与仿真
①为了构成全加器的项层设计，必预将以上设计的半加器half_adder.bdf设置成可调用的元件。即可将当前文件h_adder. bdf变成一个元件符号存盘，以待在高层次设计中调用。
File->Create/Update->Create Symbol Files for Current File

2.半加器仿真

①新建文件，file->new->university program VWF

②输入波形文件。在波形文件编辑器左端大片空白处双击，点击“node finder”按钮。

③点击“list”按钮，则半加器中所有的输入输出引脚全部出现在对话框左边。再在该界面上点击“>>”，则把左边所有的端口都选择到右边，进入波形

完成设置之后出现波形

④设置输入波形输入取值。方法可以是选中某段需要设置数值“1”的波形，然后在工具栏上点击按钮，即可。反之设置“0”，或其余数值同法可行。

⑤仿真。先保存文件为“half_adder.vwf”，点击工具栏上仿真按钮，完成后会自动跳出仿真后的文件

出现报错
做到这里，会出现报错，这时需要进行一些设置。
①tools->options

②tools->Launch silutation…

仿真！！！
分别点击两个仿真按钮即可

3.全加器实现

①在之前的项目上新建一个原理图，3个input（ain,bin,cin），2个output(cout,sum)，2个half_adder（自己上一步建立的可调用元件），1个or2，连接如下：

②设置为顶层文件project→set as top_level entity
③仿真，步骤和上面半加器仿真相同（在仿真之前要先将.bdf文件编译一下）

4.硬件下载

①引脚绑定
引脚绑定前先要确定具体硬件电路，即目标芯片与外围电路（输入、输出显示等）的连接情况。实验室使用的ED2-115开发板，除了核心FPGA芯片外，还自带一些外围输入输出电路。我们就是利用这些输入输出电路来进行硬件测试。
开发板如下：

全加器引脚绑定设计开发板上的18个拨码开关选其中三个，SW0,SW1,SW2分别接a,b,c（开关向上拨和向下拨分别显示输入是高还是低电平）；LED0,LED1分别接cout和sum，灯亮表示输出为“1”，灯灭表示输出为“0”。
硬件设计好后，还需要查引脚图（引脚图见附录）进行引脚绑定。
从附录 “ 表 4-1 拨动开关引脚配置 ” 中找到输入的三个开关
SW0,SW1,SW2，再找到对应的“FPGA引脚号”。如图：

在附录的表 4-3 中查找到 LED 的引脚配置

assignments→pin planner,在弹出的绑定窗口中填入以下信息

绑定之后再进行一次编译，之后就可以下载到硬件测试了。

②硬件下载
连接开发板，点击软件工具栏上的按钮

点击按钮“hardware setup…”，然后在弹出的对话框中选择“USB blaster”，再点击“ok”

如下操作

三、总结

在做这里的学习之前，需要先把Modelsim SE 安装好，Quartus-II及其固件库等，这个实验本身并不复杂，但是在做的过程中会有很多小的地方报错，按步骤一步一步来，否则很容易出错。一开始不是很理解全加半加这些概念，但是在全加器仿真这里，因为需要用到上一步的半价器，突然就明白了这两个概念，两个半加器组成全加器（我可太笨了呜呜）。