代码收藏家 微机原理简答题解析及答案
存储器
EU和BIU功能结构特点：
1.BIU和EU并不同步的，他们按指令流水间原则协调管理。
2.两个部件互相独立，互相配合。
3.在时间上他们并行工作，即CPU在EU执行指令的同时BIU进行取指操作。
4.提高了CPU工作效率，充分利用了总线。
什么是段寄存器？
1.计算机需要对内存分段，以分配给不同的程序使用，每一个段就有一个段基址，而段寄存器保存的就是段基址的高16位。
2.8086/8088设定了4个段寄存器，专门用来保存段地址。
CS：代码段寄存器DS:数据段寄存器SS：堆栈段寄存器ES：附加段寄存器
CS和IP配合使用可跟踪程序的执行过程
SS和SP配合使用可指向目前堆栈段段顶的位置
BP可用作SS的一个相对基址位置
SI用来存放相对于DS段的源变址指针
DI用来存放相对于ES段的目的变址指针
偏移地址：是指段内某个内存单元相对该段首地址的差值，是16位
独立编址：存储器和I/O端口在两个独立的地址空间中。
优点：I/O端口的地址码短，译码电路简单，存储器同I/O端口的操作指令不同，程序清晰，可读性好，存储器和I/O的控制结构相互独立，可以分别设计。
缺点：需要有专用的I/O指令，程序设计的灵活性较差。
统一编址（存储器映像编址）：
优点：不用专门设置访问存储器的指令，访问存储器的指令都可以用于访问端口。
缺点：由于端口占用了存储器一部分的存储空间，使得存储器的实际存储空间减少，程序I/O操作不清晰，难以区分程序中的I/O操作和存储器操作。
DRAM为什么要刷新，如何进行刷新？
1.DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作，即读取原内容，放大再写入，进行假读操作。
集中刷新：一次性连续刷新所有行，刷新一遍后停止，刷新时不能访问，存在死区时间。
行×刷新周期=刷新时间
异步刷新：每次只刷新一行，每行刷新间隔2ms，减少死区时间，2ms之内刷新完所有行。
2ms/行=刷新时间
2.存储系统的刷新控制电路提供刷新行地址，将DRAM芯片中的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。由刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。
中断
1.中断：CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序。
2.中断源：引起中断的原因或事件，包括计算机系统内部事件或外部事件。
中断源包括：一般的输入输出设备请求中断，实时时钟请求中断，故障源，数据通道中断和软件中断。
3.中断类型：内部中断（软件中断）、外部中断（硬件中断）
4.中断类型码：处理机可处理的每种中断的编号。
5.中断向量：中断处理程序的入口地址，由处理机自动寻址。
6.中断向量表：存放所有类型中断处理程序入口地址的一个默认的内存区域。
7.向量地址：中断向量保存的内存单元的地址。
8.中断的作用：
①主机与外部设备可以并行工作；
②实现实时处理；
③硬件故障及时处理；
④实现多道程序和分时操作
9.中断向量表地址范围：00000H-003FFH。
中断返回：CPU执行中断返回指令，将断点地址从堆栈中弹出，程序返回断点继续执行原来的程序。
中断优先权：事先为每个中断源分配一级中断优先权，确定CPU响应他们的先后顺序。
中断嵌套：在一个中断处理过程中又有一个中断请求被响应处理。
如何响应一个外部的INTR中断请求？
1.CPU在连续的两个总线周期中发出INTA/（中断请求响应信号）；
2…第一个INTA/通知8259，CPU允许中断请求，要求送中断类型码，第二个INTA/信号，8259经数据总线向8086发出一字节中断类型码，8086将中断类型码后放入暂存器；
3.CPU保护现场：FR（标志寄存器）入栈，清除IF、TF标志位，CS、IP（断点）入栈；
4.CPU将中断类型码乘4后得到中断向量表的入口地址，从此地址开始的4个单元中读出中断服务程序的入口地址（CS：IP）；
5.CPU从此地址取指令执行，是控制转向中断处理过程。
简述8086CPU对外中断的响应条件和响应过程。
1.NMI（不可屏蔽中断）：一旦发生就向CPU发中断请求，CPU应在当前正在执行的指令结束后响应这一中断请求，进行中断处理。
2.INTR（可屏蔽中断）：一旦发生就向CPU发中断请求，CPU根据中断的优先权来决定是否响应，标志位IF=1为开中断，CPU响应。IF=0为关中断，有可屏蔽中断请求也不响应。
一旦CPU响应某一中断请求，CPU发中断响应信号INTA，关中断，保护断点，识别中断源，根据中断服务程序的入口地址，转向中断服务程序，保护现场，执行中断服务程序，恢复现场，开中断，返回断点。CPU响应可屏蔽中断时，必须是在执行完当前执行的总线周期的最后一个T状态。
数据交换
一、什么是接口电路?应具备哪些基本功能?
微机接口是位于主机与外设之间的一些转换电路的总称。
功能：
①数据的寄存和缓冲功能，协调快速CPU与慢速外设之间数据传送矛盾和时序差异；
②信息格式的转换，例如串行和并行的转换；
③协调CPU和外设在信息的类型和电平高低方面的差异，如数/模或模/数转等；
④采集外设的信息传送给CPU，接收CPU发出的控制命令及启动外设工作；
⑤地址译码和设备选择功能，识别CPU访问的外设。
接口电路在系统结构的作用：外设接口是主机与外设之间的实体部件，是实现主机与外设之间信息交换不可少的硬件支持
二、一般接口电路中应具有哪些电路器件？
1.输入/输出数据锁存器和缓冲器，用于解决CPU与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。
2.控制命令和状态寄存器，用来存放CPU对外设的控制命令以及外设的状态信息。
3.地址译码器，用于选择接口电路中的不同的端口。
4.读写控制逻辑。
5.中断控制逻辑。
简述程序查询传送方式的工作原理，与查询方式相比，中断传送方式有什么优点？
查询传送方式在传送数据前先查询外设的状态，当外设准备好时，CPU执行I/O指令传送数据，若未准备好时，则等待CPU。优点：能较好地协调外设与CPU之间的定时关系，因而比无条件传送方式容易实现准确转送。缺点：该方式需要不断查询外设的状态，大量时间花在等待循环中，当主机与中低速外设交换信息时，大大降低了CPU利用率。
中断传送方式的优点：提高了CPU的利用率，CPU与外设、外设与外设之间能并行工作。
简述CPU与I/O接口间实现中断传送方式的主要优点。
1.实现并行处理。，CPU与I/O接口并行工作，当I/O接口未准备就绪时，CPU可执行其他程序，当I/O接口准备就绪时，I/O接口向CPU发出中断申请，CPU接受中断申请实现数据传送，从而提高了CPU的利用率。
2.实现实时处理，CPU一旦收到I/O接口的中断请求，立即响应中断。
3.实现分时操作，当CPU同时接到多个I/O接口的中断请求后，先判优后响应。
4.实现故障处理，在工作过程中一旦出现故障，如断电、读写错误等，可以通过中断方式请求CPU处理。
CPU与外设之间通信为什么要设置接口电路？
①CPU与外设二者的信号不兼容，包括信号线的功能定义、逻辑定义和时序关系。
②CPU与外设速度不匹配，CPU速度快，外设速度慢。
③若不通过接口，而由CPU直接对外设的操作实施控制，会使CPU长时间处于等待外设的状态，大大降低了CPU的效率。
④若外设直接由CPU控制，会使外设的硬件结构依赖于CPU，对外设的发展不利。
六、简述CPU与外部设备采用中断控制方式传输数据的过程。
1.当外部设备需要与CPU进行数据交换时，由接口部件发出一个中断请求信号，
2.CPU响应这一中断请求，便可在中断服务程序中完成一个字节或一个字的信息交换。
3.数据交换完成后，返回原程序。
4.CPU每执行一次中断传送数据，要打断原来执行的程序去执行中断服务程序。
5.执行前要保护PSW和断点。
七、什么是DMA传送？简述其工作过程。
DMA传送：不需要CPU干预，由硬件实现存储器与外设之间数据交换。
工作过程：
①由专用接口芯片DMA控制器控制传送过程。
②当外设需传送数据时，通过DMAC向CPU发送总线请求。
③CPU发出总线响应信号，释放总线。
④DMAC接管总线，控制外设与内存之间直接数据传送。
八、简述中断传送方式和DMA传送方式相比有什么不同。
1.中断方式通过程序实现数据传送，而DMA方式不使用程序直接靠硬件来实现，信息传递速度快。
2.CPU对中断的响应是在执行完一条指令之后，而对DMA的响应则可以在指令执行过程中的任何两个存储周期之间，请求响应快。
3.中断方式必须切换程序，要进行CPU的现场保护和恢复操作。DMA仅挪用了一个存储周期，不改变CPU现场，额外花销小。
4.DMA请求的优先权比中断请求高，是为了避免DMA所连接的高速外设丢失数据。
5.中断方式不仅具有I/O数据传送能力，而且还能处理异常事件，DMA只能进行I/O数据传送。
总而言之，在进行I/O控制时，DMA控制方式比程序中断控制方式速度快，但程序中断控制方式的应用范围比DMA控制方式广。
DMA传送的一般过程：。
①外设向DMAC发出请求；
②DMAC向CPU发送HOLD申请总线；
③CPU完成当前总线周期后响应HLDA，并释放总线控制权；
④DMAC得到总线控制权，并发出DMA响应信号；
⑤DMAC发出控制信号，控制外设与内存之间数据传送；
⑥数据传送完成后，DMAC撤销HOLD信号，归还总线；
⑦CPU释放HLDA信号，并重新控制总线。
并行接口芯片
简述8259A的基本组成部分
①IRR，8位中断请求寄存器，用来存放从外设来的中断请求信号IR0 ~ IR7；
②IMR，8位中断屏蔽寄存器，用来存放CPU送来的屏蔽信号；
③ISR，8位中断服务寄存器，用来记忆正在处理中的中断级别；
④PR，优先级判别器； ⑤控制逻辑；
⑥数据总线缓冲器； ⑦读/写逻辑； ⑧级联缓冲器/比较器。
其中，IRR、IMR、ISR、PR 和控制逻辑五个部分是实现中断优先管理的核心部件。
8259A的ICW2设置了中断类型码的哪几位？
ICW2设置了中断类型码的高5位，所以中断类型码的基值必须是能被8整除的值。
比较8255A三种工作方式的应用场合有何区别？
方式0适用于同步传送和查询传送方式；
方式1适用于外设在能提供选通信号或数据接收信号的场合，且采用中断传送方式；
方式2适用于一个并行外设既可以作为输入设备，又可以作为输出设备，并且输入和输出不会同时进行的场合。
8259A对中断优先权的管理方式有哪几种？各是什么含义？
8259A 对中断优先权的管理方式有三种：
1.完全嵌套方式：ISR寄存器中某位置“1”，表示CPU正在处理这一级中断请求，8259A允许比它级别高的中断请求进入，禁止与它同级或低级中断请求进入。中断请求有固定的中断级别，IR0最高，IR7最低。
2.自动循环方式：IR7~IR0优先级别不固定。每当任何一级中断被处理完，它的优先级别就被改变为最低，而将最高级赋给比它低一级的中断请求。
3.中断屏蔽方式：由CPU在任何时候都可安排一条清除中断指令。
①普通屏蔽方式：将IMR中某一位或某几位置“1”，可将相应级的中断请求屏蔽掉。
②特殊屏蔽方式：当CPU正在处理某级中断时，要求仅对本级中断进行屏蔽，而允许其他优先比它高或低的中断进入系统。
第一章 微型计算机
一、冯·诺依曼计算机的基本设计思想是什么?
1.采用二进制，机器用二进制表示数据和指令。
2.存储程序，将程序和数据存放在存储器中。
3.程序控制，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
4.指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行。
5.计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成。
二、什么是总线，简述各类总线的应用场合?
总线（Bus）是计算机各种功能部件之间传送信息的公共通信线，
它是CPU、内存、输入、输出设备传递信息的公用通道。
按总线的功能或信号类型来分，有数据总线、地址总线和控制总线。
按总线的层次结构来分：
①CPU片内总线：微机系统中速度最快的总线，连接CPU内部运算器、寄存器和控制器。
②系统总线：CPU和主板器件之间以及CPU到高速外设之间的快速信息通道。
③通信总线：也称为外部总线，是微机与微机，微机与外设之间进行通信的总线。
什么是总线？微型计算机采用总线结构有什么优点？
总线是计算机各种功能部件之间传送信息的公共通讯线，他是CPU、 内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。
三、说明微型计算机系统的工作过程。
微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。
四、微处理器、微型计算机和微型计算机系统三者之间有什么不同?
1.微处理器：将运算器与控制器集成在一起，是微型计算机的核心。
2.微型计算机是由微处理器、存储器、输入/输出接口电路和系统总线构成的裸机系统。
3.微型计算机系统是以微型计算机为主机，配上系统软件和外设构成的计算机系统。
4.三者之间是有很大不同的，微处理器是微型计算机的一个组成部分，而微型计算机又是微型计算机系统的一个组成部分。
第二章 16位微处理器
一、简述8086和8088有什么不同?
1.8088有8位数据总线，只有8个地址/数据复用引脚；
而8086有16位数据总线，有16个地址/数据复用引脚；
2.在最小模式时，8088和8086的第28引脚（M/IO）的控制信号高低电平相反。
3.8086的第34号引脚为BHE/，用来区分是传送字节、还是字，
8088的第34号引脚为SS0，用来指出状态信息，不能复用。
4.8088和8086内部指令队列长度不同，8088的为4字节长，8086的为6字节长。
二、简述流水线技术，8086怎样实现了最简单旳指令流水线 ?
1.流水线是指在程序执行时多条指令重叠操作的一种并行处理实现技术。
2.流水线的并行处理是指完成一条指令的各个部件在时间上是可以同时重叠工作，分别同时为多条指令的不同部分进行工作，以提高各部件的利用率来。
3.流水线技术是把一个重复的过程分解为若干子过程，每个子过程由专门的功能部件来实现，每个子过程与其他子过程并行进行。
4.8086中，指令的读取是在BIU单元，而指令的执行是在EU单元。因为BIU和EU两个单元相互独立、分别完成各自操作，所以可以并行操作。
5.在EU单元对一个指令进行译码执行时，BIU单元可以同时对后续指令进行读取。
三、8086处理器的输入控制信号有 RESET、HOLD、HLDA、NMI、INTR 、INTA/、ALE其含义各是什么?当他们有效时，8086CPU将出现何种反应?
RESET：复位输入信号，高电平有效。该引脚有效时，将迫使CPU回到其初始状态；转为无效时，CPU重新开始工作。
HOLD：总线请求，是一个高电平有效的输入信号。有效时，表示其他总线主控设备向CPU申请使用原来由CPU控制的总线。
HLDA：总线请求响应信号。
NMI：不可屏蔽中断请求，是一个利用上升沿有效的输入信号。该引脚信号有效时，表示外界向CPU申请不可屏蔽中断。
INTR：可屏蔽中断请求，是一个高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向CPU申请可屏蔽中断。
INTA/：中断响应信号，在中断响应过程中，CPU向8259A的INTR引脚发2个负脉冲。作用：第一个负脉冲通知8259A，CPU允许中断请求，要求送中断类型；第二个负脉冲，8259传输中断类型码。
ALE：是地址锁存允许信号，在任何总线周期的T1状态，ALE输出有效电平，以表示当前在地址/数据复用总线上输出的是地址信息。
四、什么是8086中的逻辑地址和物理地址?逻辑地址如何转换成物理地址?
1.逻辑地址是16位的，在CPU内部由程序员编程时采用逻辑地址，采用“段地址：偏移地址“的形式。
2.物理地址是20位的，是信息存放在内存中的实际地址，在CPU地址总线上输出的地址称为物理地址。每个存储单元有一个唯一的物理地址。
3.逻辑地址转换成物理地址：逻辑地址由CPU在输出之前转换为物理地址。将逻辑地址中的段地址左移二进制4位（对应十六进制乘以16），加上偏移地址就得到20位物理地址。在CPU的地址加法器中实现。唯一的物理地址对应多个逻辑地址。
①数据段的段地址在DS寄存器中，段内偏移地址可能在BX、BP、SI 或 DI 寄存器中。
②附加段的段地址在ES寄存器中，段内偏移地址可能在BX、BP、SI 或 DI 寄存器中。
③代码段的段地址在CS寄存器中，段内偏移地址在IP寄存器中。
④堆栈段的段地址在SS寄存器中，段内偏移地址在SP寄存器中。
物理地址如何由物理地址加法器生成？寻址时，将段地址和偏移地址送入地址加法器，地址加法器将段地址左移4位并与段内偏移地址相加，得到一个20位的物理地址。
五、8086系统中为什么要用地址锁存器？当用74LS373作为地址锁存器时需要多少片？
答：8086CPU由于引脚数量少，其地址总线采用了分时复用的双重总线；仅在总线周期T1时钟周期输出地址信号，而在整个总线周期中地址信号需保持不变，这就需要用地址锁存器将T1周期发出的地址信号锁存起来，以供整个总线周期中都能使用；为此8086CPU在T1时钟周期提供地址锁存允许信号ALE（正脉冲），用ALE的下降沿将地址信息锁存在地址锁存器中。供需3片74LS373芯片用作地址锁存器，锁存地址总线和BHE/引脚信息。
六、站在8086/8088汇编语言程序员的角度，说明数据存储位置有哪些？访问这些数据可采用的寻址方式分别是什么？对这些位置的数据访问速度是否相同？为什么？
1.数据存储位置有CPU内部的寄存器、内存、I/O端口。
2.采用的寻址方式分别是：
①寄存器操作数采用寄存器寻址。
②存储器操作数采用直接寻址、寄存器间接寻址、基址变址寻址、基址变址相对寻址。
③I/O端口的访问需要专门的I/O指令，有直接寻址和间接寻址。
3.速度不同，寄存器位于CPU内部，因此速度最快，存储器操作数速度较慢，因CPU需要经过系统总线访问内存，端口的访问最慢，属于输入/输出操作。
七、论述指令周期、总线周期和时钟周期间的关系。如果在存储器读周期时，存储器的速度较慢，无法与CPU匹配应采取什么措施?
1.执行一条指令所需要的时间称为指令周期；
2.CPU同外部设备或内存储器之间进行信息交换过程所需要的时间称为总线周期，即启用一次总线进行读或写的时间；
3.时钟脉冲的重复周期称为时钟周期，它是CPU主频的倒数；
4.一个指令周期由若干个总线周期组成，一个总线周期又由若干个时钟周期组成；
5.8086CPU的总线周期至少由4个时钟周期组成，当外设不能在CPU规定时间内准备好数据时，要在总线周期中插入等待周期。
6.如果存储器的存取速度较慢，可设计一个等待电路向CPU发出请求延长总线周期的 READY信号，CPU接到此信号后就在T3和T4之间插入若干个等待周期Tw。
（插入多少个Tw等待周期取决于主存和外设的速度。）
八、什么是中断?什么是中断向量?中断向量表的地址范围?
1.中断就是CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序；
中断的作用：①主机与外部设备可以并行工作；
②实现实时处理；
③硬件故障及时处理；
④实现多道程序和分时操作。
2.中断向量是中断处理子程序的入口地址；
3.地址范围是00000H-003FFH。
九、什么是中断源？中断的类型及各类中断的特点。
1.引起中断的原因或事件，包括计算机系统内部或外部事件。
中断分为外部中断和内部中断。
①外部中断来自主机之外，如外部设备和硬件故障产生的中断等。
包括可屏蔽中断和非屏蔽中断。受中断标志位控制的可进行允许或禁止操作的中断，称为可屏蔽中断；必须立刻响应的中断请求，如电源掉电、机器故障等，不受中断标志位控制的中断称非屏蔽中断。
②内部中断是指中断源来自主机内部，又称软件中断，包括溢出中断、除法出错中断、单步中断、INTn指令中断以及单字节INT3指令中断。
其特点有： ①中断类型码或者包含在指令中，或者是预先规定的；
②不执行INTA总线周期；
③除单步中断外，任何内部中断都无法禁止；
④除单步中断外，任何内部中断的优先级都比任何外部中断的高。
十、外设向CPU申请中断，但CPU不予以响应，原因有哪些?
1.CPU处于关中断状态，IF=0。
2.该中断请求已被屏蔽。
3.该中断请求的时间太短，未能保持到指令周期结束。
4.CPU已释放总线，而未收回总线控制权。
十一、以可屏蔽中断为例，说明一次完整的中断过程主要包括哪些环节?
1.中断请求：外设通过硬件信号的形式、向CPU引脚发送有效请求信号。
2.中断响应：在满足一定条件时，CPU进入中断响应总线周期。
3.断点保护：CPU在响应中断后将自动保护断点地址。
4.中断源识别：CPU识别出当前究竟是哪个中断源提出了请求，并明确与之相应的中断服务程序所在主存位置。
5.现场保护：对CPU执行程序有影响的工作环境（主要是寄存器）进行保护。
6.中断服务：CPU执行相应的中断服务程序，进行数据传送等处理工作。
7.恢复现场：完成中断服务后，恢复CPU原来的工作环境。
8.中断返回：CPU执行中断返回指令，程序返回断点继续执行原来的程序。
十二、8086CPU如何响应一个外部的INTR中断请求？
1.8086在连续的两个总线周期中发出INTA中断请求响应信号；
2.第一个INTA通知8259，CPU允许中断请求，要求送中断类型码，第二个INTA信号，8259经数据总线向8086发出一字节中断类型码，8086将中断类型码后放入暂存器；
3.8086保护现场：标志寄存器FR入栈，清除IF、TF标志位，断点CS、IP值入栈；
4.8086将中断类型码乘4后得到中断向量表的入口地址，从此地址开始的4个单元中读出中断服务程序的入口地址（CS：IP）；
5.8086从此地址取指令执行，是控制转向中断处理过程。
第三章 存储器系统
一、 RAM有几种，各有什么特点？ROM有几种，各有什么特点?
1.RAM有两种：①SRAM(静态RAM）速度快，采用触发器电路保存二进制信息。
②DRAM（动态RAM）集成度高，速度慢，采用电容存储电荷原理，漏电，需要刷新。
- ROM有五种：固定掩膜可编程ROM、一次性可编程PROM、紫外光擦除可编程EPROM、电信号擦除可编程的EEPROM和闪速存储器FLASH。
二、比较SRAM和DRAM的特点。
SRAM（静态随机读写存储器）：一般用作Cache
1.存储器的数据信息只要不断电，就不会丢失，不需要定时刷新，简化了外部电路，内部电路结构复杂
，集成度较低，功耗较大，制作成本较高。
2.相对动态DRAM，存取速度更快。
DRAM（动态随机读写存储器）：一般用作内存
- 集成度高、功耗小，制作成本低，适合制作大规模和超大规模集成电路，微机内存储器几乎都是由DRAM组成。
- 由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电路，定期给电容补充电荷，以避免存储数据的丢失或歧变。
（随机存储器是指存取操作时间与存储单元的物理位置顺序无关）
三、简述存储器系统的三级层次结构及各层存储部件特点。
1.为解决容量、速度和价格的矛盾，存储系统采用3级层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。
2.存储系统的各层存储部件自上而下依次是：高速缓存、内存（主存 (RAM/ROM)），外存（辅存）如磁盘、光盘等。
3.高速缓存器集成在CPU芯片或主存上，对用户来说是透明的，用于暂存主存和CPU交互的数据，以减少频繁读取主存而影响CPU速度，内存储器可和CPU直接交换数据；
4.外存储器必须经过内存，才可与CPU进行数据交换。
第七章 输入输出系统
一、什么叫端口?通常有哪几类端口?计算机对I/O端口编址时通常采用哪两种方法?8086/8088系统中，用哪两种方法对I/O端口进行编址?
1.CPU和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为端口。
2.通常有：数据端口、状态端口、控制端口。
3.对端口编址的两种方法为：统一编址和独立编址。
4.在8086/8088系统中用计算机对内存和I/O端口统一编址。
二、一般接口电路中应具有哪些电路器件？
1.输入/输出数据锁存器和缓冲器，用于解决CPU与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。
2.控制命令和状态寄存器，用来存放CPU对外设的控制命令以及外设的状态信息。
3.地址译码器，用于选择接口电路中的不同端口（寄存器）。
4.读写控制逻辑。 5.中断控制逻辑。
三、什么是接口电路?应具备哪些基本功能?
微机接口是位于主机与外设之间的一些转换电路的总称。
接口电路应具有的基本的功能：
①数据的寄存和缓冲功能，协调快速CPU与慢速的外设之间数据传送矛盾和时序差异；
②信息格式的转换，例如串行和并行的转换；
③协调CPU和外设在信息的类型和电平高低方面的差异，如数/模或模/数转等；
④采集外设的信息传送给CPU，接收CPU发出的控制命令及启动外设工作；
⑤地址译码和设备选择功能，识别CPU访问的外设。
四、端口独立编址有哪些特点?和统一编址的区别是什么?
1.输入/输出指令和访问存储器的指令明显区分开，使程序清晰，可读性好；
2.I/O 指令长度短，执行的速度快，也不占用内存空间，
3.I/O地址译码电路较简单。
4.不足之处是CPU指令系统中必须有专门的IN和OUT指令，这些指令的功能没有访问存储器的指令的功能强；I/O端口数目有限。另外，CPU要能提供区分存储器读/写和 I/O读/写的控制信号。
五、简述CPU与外部设备采用中断控制方式传输数据的过程。
1.当外部设备需要与CPU进行数据交换时，由接口部件发出一个中断请求信号，
2.CPU响应这一中断请求，便可在中断服务程序中完成一个字节或一个字的信息交换。
3.数据交换完成后，返回原程序。
4.CPU每执行一次中断传送数据，要打断原来执行的程序去执行中断服务程序。
5.执行前要保护PSW和断点。
六、什么是DMA传送？简述其工作过程
DMA传送：不需要CPU干预，由硬件实现存储器与外设之间数据交换。
工作过程：①由专用接口芯片DMA控制器控制传送过程。
②当外设需传送数据时，通过DMAC向CPU发送总线请求。
③CPU发出总线响应信号，释放总线。
④DMAC接管总线，控制外设与内存之间直接数据传送。
七、简述中断传送方式和DMA传送方式相比有什么不同
1.中断方式通过程序实现数据传送，而DMA方式不使用程序直接靠硬件来实现，信息传递速度快。
2.CPU对中断的响应是在执行完一条指令之后，而对DMA的响应则可以在指令执行过程中的任何两个存储周期之间，请求响应快。
3.中断方式必须切换程序，要进行CPU的现场保护和恢复操作。DMA仅挪用了一个存储周期，不改变CPU现场，额外花销小。
4.DMA请求的优先权比中断请求高，是为了避免DMA所连接的高速外设丢失数据。
5.中断方式不仅具有I/O数据传送能力，而且还能处理异常事件，DMA只能进行I/O数据传送。
总而言之，在进行I/O控制时，DMA控制方式比程序中断控制方式速度快，但程序中断控制方式的应用范围比DMA控制方式广。
八、比较串行通信和并行通信优缺点。
1.从传送距离上看：并行通信适于近距离的数据传送，通常小于30米，串行通信适用于远距离的数据传送可以达到数千公里。
2.从传送速度上看：并行通信传送数据的速度比串行通信快得多。
3.从传送设备的费用上看：在远距离传送中通信路线的费用占很大的比重，因而串行通信的费用由于传送线少而比并行通信的费用低得多。
第八章 控制器芯片
一、说明8253各个计数通道中三个引脚信号CLK，OUT和GATE的功能。
一、说明8253各个计数通道中三个引脚信号CLK，OUT和GATE的功能。
每个通道都有三根引脚线与外界联系。
1.CLK为外部输入计数脉冲。
2.引脚GATE为控制计数器工作的门控输入信号，根据工作方式的不同分为高电平触发计数和正脉冲触发计数。
3.引脚OUT为定时时间到/计数结束输出信号，在不同的工作方式下，可以输出不同形式的波型。
二、8259A中断控制器的功能是什么? 三个寄存器IRR，IMR和ISR的作用是什么？
1. 8259A中断控制器可以接受8个中断请求输入并将它们寄存。
2.对8个请求输入进行优先级判断，裁决出最高优先级进行处理，它可以支持多种优先级处理方式。
3.8259A可以对中断请求输入进行屏蔽，阻止对其进行处理。
4.8259A可提供中断请求信号以及发送中断类型码。
5.8259A可以进行级联以便形成多于8级输入的中断控制系统。
三个寄存器IRR，IMR和ISR的作用：
①中断请求寄存器IRR：保存8条外界中断请求信号IR0～IR7的请求状态。
Di位为1表示IRi引脚有中断请求；为0表示该引脚无请求。
②中断屏蔽寄存器IMR：保存对中断请求信号IR的屏蔽状态。
Di位为1表示IRi中断被屏蔽；为0表示允许该中断。
③中断服务寄存器ISR：保存正在被 8259A服务着的中断状态。
Di位为1表示IRi中断正在服务中；为0表示没有被服务。
三、8259A 的初始化命令字和操作命令字的名称和功能是什么？
1.8259A 的初始化命令字：
ICW1：确定8259A的触发方式和工作方式（单片和级联）
ICW2：确定中断类型；
ICW3：确定主片上的信号线连接从片的方式；
ICW4：确定8259A的全嵌套方式，缓冲方式和结束方式，
2.操作命令字：在8259A工作期间，按不同的方式进行操作。
OCW1：中断屏蔽控制字；
OCW2：中断结束和优先权循环控制字；
OCW3：设置屏蔽方式、中断查询和读状态控制字。
哪些写入奇地址，哪些写入偶地址？
ICW2，ICW3，ICW4，OCW1 写入奇地址，ICW1，OCW2，OCW3 为偶地址。
开摆
21、在基于8086的微机系统中，存储器是如何组织的？是如何总线与处理器连接的？BHE/信号起什么作用？
答：8086为16位处理器，可访问1MB的存储器空间；1MB的存储器分为两个512KB的存储体，命名为偶字节体和奇字节体；
偶体的数据线连接D7D0，选择信号接地址线A0；奇体的数据线连接D15D8，选择信号接BHE/信号； BHE/信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。
21、简述CPU和外设之间数据传送方式有哪几种？分别用什么方法启动数据传输过程。
主机与外设进行数据交换的常用方式有：无条件传送方式、程序查询方式、中断方式和DMA传送。
1.无条件传送方式，常用于简单设备，CPU认为它们总是处于准备就绪状态，随时进行数据传送。
2.程序查询方式：CPU首先查询外设工作状态，在外设就绪时进行数据传送。
3.中断方式：外设在准备就绪的条件下通过请求引脚信号，主动向CPU提出交换数据的请求。CPU无其他更紧迫任务，则执行中断服务程序完成一次数据传送。
4.DMA传送：DMA控制器可接管总线，作为总线的主控设备，通过系统总线来控制存储器和外设直接进行数据交换。此种方式适用于需要大量数据高速传送的场合。
21、什么是接口？什么是端口？I/O接口的功能有哪些？
1.I/O接口：主机与外设的交接界面（中间部件）通过接口可以实现主机和外设之间的信息交换。
2.I/O端口：接口电路中可被CPU直接访问的寄存器（触发器）。
3.地址译码、数据缓冲、电平转换、格式转换、逻辑控制。
- 简述上机调试汇编语言程序的基本步骤。
汇编语言程序的开发有4个步骤：
1.用编辑文件如EDIT编辑源文件，形成 .ASM文件；
2.用汇编程序（MASM）把 .ASM 源文件汇编成目标文件 .OBJ；
3.用连接程序（LINK）把 .OBJ 文件转换成.EXE可执行文件；
4.运行可执行文件.EXE；若有错，使用DEBUG进行调试。
20、在对存储器芯片进行片选时，有全译码方式、部分译码方式及线选方式，简述这3种方式各自的概念及优缺点。
①全译码方式:系统中的全部地址线均参与译码，存储器芯片中的每一个存储单元对应一个唯一的地址。需要译码器，常用的有2:4和3:8译码器。
②部分译码方式: 系统中的地址线不是全部参与译码，存储器芯片中的一个存储单元有多个地址，n位没有使用的地址线产生2n种地址，地址范围出现重叠。译码简单。
③线选译码方式: 系统中的地址线只有少量用于选择芯片，存储器芯片中的一个存储单元有多个地址。地址有可能不连续。不需要译码。
20、半导体存储器有哪几个性能指标，简述各自概念。
1.存储容量。存储器可以存储的二进制信息总量称为存储容量。
存储容量有两种表示方法：
①位表示方法。以存储器中的存储地址总数与存储字位数的乘积表示。如1K×4位，表示该芯片有1K个单元（1K＝1024），每个存储单元的长度为4个二进制位。
②字节表示方法。以存储器中的单元总数表示（一个存储单元由8个二进制位组成，称为一个字节，用B表示）。如128B，表示该芯片有128个单元。
2.存储速度。
①存取时间：定义为从启动一次存储器操作到完成该操作所经历的时间；
②存储周期：定义为启动两次独立的存储器操作之间所需的最小时间间隔。
3.可靠性。存储器的可靠性用平均故障间隔时间MTBF来衡量。越长，可靠性越高。
4.性能/价格比。
19、触发器、寄存器及存储器之间有什么关系?
1.触发器是计算机的记忆装置的基本单位，由晶体管原件、门电路组成，是寄存器、存储器的基本组成单元，能够稳定地存储一位二进制代码。
2.寄存器由触发器构成，用来存储运算数据，包括缓冲寄存器、移位寄存器、计数器和累加器等。一个触发器组成一位寄存器，多个触发器组成一个多位寄存器。
3.存储器由寄存器组成，是一个寄存器堆，每个存储单元相当于一个缓冲寄存器。存储器是计算机中的主要存储部件，能保存数据信息。主要分为主存和辅存，主存分为 RAM（随机存储器） 和ROM（只读存储器）。
19、8086微机系统存储器为什么要分段？哪几个寄存器与分段有关？
8086CPU提供了20位的地址总线，可寻址1MB存储空间，而8086内部寄存器都是16位的，寻址能力是64KB。为能实现对存储器寻址20位的物理地址，可将1MB的存储空间划分为若干个逻辑段，每个逻辑段可寻址64KB。各逻辑段之间可以部分、完全覆盖，可以连续或不连续，地址范围重叠。段寄存器有CS、DS、SS、ES。
19、什么是中断源？识别中断源的方法有哪些？
1.引起中断的原因或发出中断中请的来源，称为中断源。
2.识别方法：
①每个中断源都有一条中断请求信号线，且固定一个中断服务程序的入口地址，CPU一旦检测到某条信号线有中断中请，就进入相应的中断服务程序。
②向量中断，使用向量中断系统的中断源，除了能输出中断请求信号外，还能在CPU响应了它的中断请求后输出一个中断向量，CPU根据这个中断向量能够获得该中断源程序的入口地址，从而为其服务。
18、简述8086微机系统中硬件中断和软件中断的区别。
1.硬件中断由硬件产生，通过INTR和NMI引脚发送给CPU；
软件中断由软件的中断指令或其他异常产生。
2.硬件中断的中断号由中断控制器提供；
软件中断的中断号在指令中提供或隐含，不需要中断控制器。
3.硬件中断具有随机性，软件中断具有确定性。
4.大部分硬件中断需要CPU发送响应信号，软件中断不需要。
5.硬件中断除NMI之外均可以屏蔽，软件中断不能屏蔽。
18、在8086CPU构成的系统中，什么是存储器的规则字和非规则字？
8086CPU对一个规则字和一个非规则字读写时，有什么差别？
1.规则字是在存储器中存储的起始地址为偶数（地址最低位 A0为 0）的字数据
非规则字是指在存储器中存储的起始地址为奇数（地址最低位 A0为 1）的字数据。
- 规则字读写需要一个总线周期，发送 A0为0，BHE为0，一个总线周期读写一个字。非规则字读写需要两个总线周期。第一个总线周期读写时先读取偶地址数据，A0为1，BHE为0，取得高8位数据，第二个总线周期读取奇地址数据，A0为0，BHE 为1，取得低8位数据。
| 读/写 | 总线周期 | BHE/ | A0 | BHE/ | A0 | |
|---|---|---|---|---|---|---|
| 规则字 | 字节 | 1 | 1 | 0 | ||
| (偶地址) | 字 | 1 | 0 | 0 | ||
| 非规则字 | 字节 | 1 | 1 | 0 | ||
| （奇地址） | 字 | 2 | 0 | 1 | 1 | 0 |
18、ROM、PROM、EPROM 和 EEPROM 在使用上各有什么特点？
1.ROM 为只读存储器，制造时数据就已经固化好，使用中不可以改变。
2.PROM 为一次可编程只读存储器，出厂时内容为空白，只可以写入一次数据。
3.EPROM 为可擦除只读存储器，出厂时内容为空白，写入数据后可以通过紫外线照射擦除，可以多次写入和擦除。
4.EEPROM 为电可改写只读存储器，出厂时内容为空白，写入数据后可以使用电信号擦除，可以多次写入和擦除。
17、在最小模式下、8086CPU一个基本总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU做了哪些工作？
在最小模式下，8086CPU一个基本的总线周期一般由4个时钟周期组成。在T1第一个时钟周期，CPU地址/数据复用总线上输出地址信息，并发出ALE地址锁存信号，将地址锁信息存在锁存器8282中；在T2T4这三个时钟周期中，CPU读入数据；其中在T2周期时CPU发出读信号RD/和DEN/数据使能信号，开始读数据；如果外设速度较慢，则在T3T4之间插入若干个TW等待周期。
17、简述I/O接口的基本功能是什么？接口内部一般由哪些寄存器组成？
I/O接口电路主要功能：①地址译码或设备选择功能；②数据缓冲功能；③输入/输出功能；④信息转换功能；⑤中断请求与管理功能；⑥可编程功能，其中前4种功能一般接口都需要。
I/O接口电路组成部分：I/O接口电路一般都由端口寄存器和控制逻辑两大部分组成。其中端口寄存器包括数据缓冲寄存器、控制寄存器和状态寄存器，它们是接口电路的核心，控制逻辑电路包括数据总线缓冲器、地址译码、内部控制逻辑、联络控制逻辑。
17、CPU响应可屏蔽中断的条件是什么?
1.外设有可屏蔽中断请求；
2.没有其他优先级高的中断请求。（没有内部中断，没有非屏蔽中断，没有总线请求。
3.中断接口中的中断允许触发器置1。
4.CPU必须处于开中断状态IF=1。
5.CPU现行指令执行结束。
16、8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么?
1.按功能可分成两大部分：执行单元（EU）和总线接口单元（BIU）。
①执行单元（EU）：由8个通用寄存器、1个标志寄存器、算术逻辑运算单元ALU及EU控制单元组成。EU从BIU指令队列寄存器中获得指令和待处理数据进行操作。
负责指令译码和执行。
②总线接口单元（BIU）：包括4个段寄存器、1个指令指针寄存器IP、1个指令队列、和20位物理地址加法器。负责物理地址形成、取指令、指令排队、读写操作数和总线控制。
- BIU负责取指令，EU负责指令的执行，它们之间既互相独立又互相配合，使得CPU可以在执行指令的同时进行取指令的操作，即实现了取指令和执行指令的并行工作，提高了CPU和总线的利用率，从而提高了指令的处理速度。
串行通信：数据传送方式是串行的（一位一位传送），数据传送速度较慢，但成本低，适用于远距离传送。
并行通信：数据传送方式是并行的（数位一起传送），数据传送速度较高，但成本较高，适用于近距离通信。
简述缓冲器、锁存器和触发器的作用。
- 缓冲器（缓冲寄存器）：
①完成速度的匹配，在快速CPU与慢速外设之间起协调和缓冲的作用，实现数据传送的同步。
②提供一个暂存的空间，它分输入缓冲器和输出缓冲器两种，输入缓冲器是将外设送来的数据暂时存放，以便CPU将它取走，输出缓冲器是用来暂时存放CPU送往外设的数据。
③提高驱动能力。
④信号隔离的作用，消除负载对信号源的影响。
2.锁存器：利用电平控制数据的传输。
①缓存。②完成高速的控制器与慢速的外设的不同步问题。③解决驱动的问题。
- 触发器：最小的记忆装置，能稳定存储一位二进制信息，是寄存器、存储器基本元件。
计算机使用中断有什么好处？
①解决快速CPU与慢速外设的矛盾，使CPU可以与外设同时工作，不交换信息时，处理机和外围设备处于各自独立的并行工作状态，提高计算机系统效率。
②维持系统可靠正常工作，在程序运行过程中，如出现异常，向处理机发出中断请求，处理机立即采取保护措施。
③计算机实现对控制对象的实时处理，处理机随时响应外设请求并处理。
④计算机可以对故障自行处理。处理机中有各种故障检测和错误诊断的部件，一旦发现故障或错误，立即发出中断请求，进行故障现场记录和隔离。
什么是中断嵌套？使用中断嵌套有什么好处？对于可屏蔽中断，实现中断嵌套的条件是什么?
1.中断嵌套：CPU在处理低级别中断的过程中，如果出现了级别高的中断请求，CPU停止执行低级中断的处理程序而去优先处理高级中断，等高级中断处理完毕后，再接着执行低级的未处理完的程序
2.使用中断嵌套的好处是能够提高中断响应的实时性。对于某些对实时性要求较高的操作,必须赋予较高的优先级和采取中断嵌套的方式，才能保证系统能够及时响应该中断请求。
3.对于可屏蔽中断，实现中断嵌套的条件有:
①CPU处于中断允许状态(IF=1) 。
②中断请求的优先级高于正在执行的中断处理程序的优先级。
③中断请求未被8259屏蔽。
④没有不可屏蔽中断请求和总线请求。
为什么在主程序和中断服务程序中都要安排开中断？
CPU进入中断周期后，中断隐指令自动将中断标志位置零，即关中断，这就意味CPU在执行中断服务程序中禁止响应新的中断请求。CPU若想再次响应中断请求，必须开中断，这一任务通常由中断服务程序中的开中断指令实现。
主程序中在开中断之前要屏蔽本级和低级中断，以防干扰，然后开中断，允许处理高级中断请求。在中断处理之后也要开中断，允许任何中断请求。如果没有开中断，更高级中断请求无法响应。在中断服务期间，把该中断的断点保存后再开中断，表示响应更高级中断请求，然后进入中断服务程序，执行中断服务程序，在恢复断点之前关中断，之后又开中断，又可响应更高级中断。
为什么高速缓冲器cache能够实现高速的数据存取？
高速缓冲存储器cache是根据程序局部性原理来实现高速的数据存取，即在一个较小的时间间隔内，程序所要用到的指令或数据的地址往往集中在一个局部区域内，因而对局部范围内的存储器地址频繁访问，而对范围外的地址则范围甚少的现象成为程序访问的局部性原理。如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从主存成批调入cache,供CPU在一段时间内随时使用，就一定能大大减少CPU访问主存的次数，从而加速程序的运行。
简述工作在最小模式下，8086如何响应一个总线请求？
外部总线主控模块经HOLD引脚向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD引脚；若发现HOLD=1则在当前总线周期结束时(T4结束)发出总线请求的响应信号HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。
简述I/O接口的概念以及其功能。
I/O接口是位于系统与外设之间，用来协助完成数据传送和控制I/O任务的逻辑电路。
功能：
①设置数据的寄存、缓冲逻辑，以适应CPU与外设的速度差异。
②进行信息格式的转换。如串行和并行的转换。
③协调CPU与外设在信息类型和高低电平上的差异，如数/模和模/数转换器。
④协调时序差异，同步CPU与外设工作。
⑤地址译码和设备选择功能，使CPU在某一时刻只能选中一个I/O端口。
⑥提供联络信号。承担CPU与外设之间的联络工作，联络的具体信息有控制信息、状态信息、和请求信号，如外设的“ready”、“busy”状态。
⑦设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下，产生中断和DMA请求信号，并接受到中断和DMA应答之后完成中断处理和DMA传输。
一般的I/O接口电路是由哪些部分组成？
一般由端口寄存器和控制逻辑两大部分组成。
端口寄存器包括：数据缓冲寄存器、控制寄存器和状态寄存器，他们是接口电路的核心。
控制逻辑电路包括：数据总线缓冲器、地址译码、内部控制逻辑、联络控制逻辑。
I/O接口的信号哪有几种？各有什么特点？
接口信号通常有4种：开关量、数字量、脉冲量和模拟量。
①开关量：只有两种状态，用一位二进制数（0/1）表示开或关。
②数字量：二进制形式的数据或是已经过编码的二进制形式的数据。
③脉冲量：脉冲信号是以脉冲形式表示的一种信号。关注的是信号发生的跳变情况。
④模拟量：用模拟电压或模拟电流幅值大小表示的物理量。
什么是可编程接口芯片？微机中使用的可编程接口芯片有哪些？
可用编程的方法对接口功能进行选择和设定，这样的芯片称为可编程接口芯片。微机中使用的可编程接口芯片有：可编程中断控制器8259A、可编程计数器/定时器8253、可编程并行通信接口芯片8255A、可编程串行异步通信接口芯片8250、可编程直接内存访问控制器8237A。
DMA控制器有哪两种工作状态？
DMA控制器的两种工作状态：
①主方式：DMA控制器8237A是系统总线的主控者，取代CPU控制DMA传送。
②从方式：在成为主控者之前，必须由CPU对他编程以及确定通道的选择、数据传送的模式、存储器区域的首地址、传送字节总数。这对于CPU来说，8237A只是个外部设备，是系统总线的从设备。
简述DMA传送方式的特点。
①它是一种高速的数据传输操作，允许在外部设备和存储器之间直接读/写数据，不需要CPU干预，整个数据传输过程是在一个 “DMA控制器” 的控制下进行的。
②不需要做保护现场和恢复现场等工作，从而使DMA方式的工作速度大大加快。
③在DMA方式开始之前要对 DMA控制器进行初始化。
什么是PCI总线？什么是USB总线？
1.PCI总线是微处理机机箱内的底板各个插件板的一种数据传输标准，32/64位标准总线。PCI总线是同步且独立于CPU的，具有即插即用的特性，允许任何CPU通过桥接口连接到PCI总线上。
2.USB是与系统之间、系统与外部设备之间的信息通道，USB已成为目前电脑中的标准扩展接口，支持设备的即插即用的特性。
简述同步传输方式和异步传输方式的区别。
1.同步传输方式中发送方和接收方的时钟是统一的，
异步传输方式不要求发送方和接收方的时钟完全一样。
2.异步传输是面向字符的传输，而同步传输是面向比特的传输。
3.异步传输在发送字符时，所发送的字符之间的时间间隔可以是任意的。
同步传输不允许有间隙，要在传送的多个字符组成信息帧的开始加上同步字符。
4.异步传输对时序的要求较低，同步传输通过特定的时钟线路协调时序。
5.异步传输通信设备简单、便宜，但比同步传输效率低。
